[논문 리뷰] Pareto-Efficient Quantum Circuit Simulation Using Tensor Contraction Deferral

Edwin Pednault, John A. Gunnels외 7명|arXiv (Cornell University)|2017. 10. 16.

Quantum Computing Algorithms and Architecture참고 문헌 49인용 수 32

한 줄 요약

이 논문은 고전적 컴퓨터에서 대규모 양자 회로의 파레토 효율적 시뮬레이션을 가능하게 하기 위해 텐서 결합 연기 기법을 도입한다. 비접촉 텐서 결합을 연기하고 계층적 분해 및 보조 저장장치를 활용함으로써, 저자들은 깊이 27인 7×7 큐비트 회로(4.5TB 메모리 필요)와 깊이 23인 8×7 큐비트 회로를 시뮬레이션하였으며, 이는 이전의 한계를 초월하고 자원 요구량을 페타바이트에서 테라바이트 수준으로 감소시켰다. 이는 이전에 비가능시로 여겨졌던 회로에 대해서도 실현 가능함을 보여준다.

ABSTRACT

With the current rate of progress in quantum computing technologies, systems with more than 50 qubits will soon become reality. Computing ideal quantum state amplitudes for circuits of such and larger sizes is a fundamental step to assess both the correctness, performance, and scaling behavior of quantum algorithms and the fidelities of quantum devices. However, resource requirements for such calculations on classical computers grow exponentially. We show that deferring tensor contractions can extend the boundaries of what can be computed on classical systems. To demonstrate this technique, we present results obtained from a calculation of the complete set of output amplitudes of a universal random circuit with depth 27 in a 2D lattice of $7 imes 7$ qubits, and an arbitrarily selected slice of $2^{37}$ amplitudes of a universal random circuit with depth 23 in a 2D lattice of $8 imes 7$ qubits. Combining our methodology with other decomposition approaches found in the literature, we show that we can simulate $7 imes 7$-qubit random circuits to arbitrary depth by leveraging secondary storage. These calculations were thought to be impossible due to resource requirements.

연구 동기 및 목표

• 고전적 시스템에서 대규모 양자 회로를 시뮬레이션할 경우 발생하는 지수적 자원 증가 문제를 해결하기 위해.
• 이전에 비가능시로 여겨졌던 49 큐비트를 초과하는 유니버설 랜덤 회로의 시뮬레이션을 가능하게 하기 위해.
• 텐서 결합 연기 및 계층적 분해를 통해 메모리 및 계산 자원 요구량을 감소시키기 위해.
• 보조 저장장치와 최적화된 텐서 슬라이싱을 활용해 깊은 양자 회로의 시뮬레이션 가능성을 입증하기 위해.
• 양자 회로 시뮬레이션에서 텐서 결합 방법에 대한 통합적 시각을 제공하기 위해.

제안 방법

• 비접촉 텐서 결합을 연기함으로써 하위회로를 별도로 시뮬레이션하고 나중에 조합할 수 있게 하여 메모리 압박을 줄였다.
• 계층적 분해 전략을 사용하여 회로를 깊이 방향과 행 방향으로 분할함으로써 얽힘과 메모리 사용량을 관리했다.
• 중간 텐서 크기와 부동소수점 연산 수를 최소화하기 위해 최적화된 결합 순서를 갖춘 텐서 네트워크를 활용했다.
• 보조 저장장치를 활용해 주 메모리 한계를 초월한 시뮬레이션을 가능하게 하여 7×7 회로의 임의의 깊이까지 전체 시뮬레이션을 수행했다.
• 단일 확률 진폭은 전진 및 역방향 하위회로를 별도로 시뮬레이션하고 효율적인 순서로 그 텐서를 결합함으로써 계산했다.
• 기존의 분해 기법(예: Haner 등에서 제안한 바)과 결합하여 더 넓은 시뮬레이션 능력을 확보했다.

실험 결과

연구 질문

• RQ1 텐서 결합 연기 기법이 기존에 비해 더 큰 양자 회로의 고전적 하드웨어에서의 시뮬레이션 가능성을 높일 수 있는가?
• RQ2 비접촉 결합을 연기함으로써 양자 회로 시뮬레이션에서 메모리 및 계산 자원 요구량을 얼마나 줄일 수 있는가?
• RQ3 확장성과 자원 효율성 측면에서 기존의 텐서 네트워크 기법과 비교해 볼 때, 결합 연기 기법은 어떠한가?
• RQ4 보조 저장장치를 활용해 주 메모리 용량을 초월한 깊은 양자 회로의 시뮬레이션을 효과적으로 수행할 수 있는가?
• RQ5 Markov 등에서 제시한 회로 규칙 변경이 이 프레임워크를 통해 분석했을 때, 시뮬레이션 난이도에 어떤 영향을 미치는가?

주요 결과

• 저자들은 깊이 27인 7×7 큐비트 유니버설 랜덤 회로를 성공적으로 시뮬레이션하였으며, 주 메모리 사용량은 4.5TB를 略초과하여 이전 최첨단 기법이 요구하는 8PB보다 훨씬 낮았다.
• 깊이 23인 8×7 큐비트 회로는 메모리 사용량이 3.0TB를 略초과하였고, 당시 기존 기법이 요구하는 1EB와 비교해도 훨씬 낮았다.
• 결합 연기와 보조 저장장치를 조합함으로써 7×7 회로의 임의의 깊이까지 전체 시뮬레이션을 수행할 수 있었으며, 이는 이전에 비가능시로 여겨졌던 문제를 해결했다.
• 자원 요구량을 페타바이트에서 테라바이트 수준으로 감소시켜, 메모리 사용량과 깊이 스케일링 측면에서 파레토 개선을 보여주었다.
• 이 프레임워크를 활용해 수정된 회로 규칙의 영향을 정량적으로 분석하였으며, 새로운 기준 하에서 시뮬레이션 난이도가 증가함을 확인했다.
• 최적화된 텐서 결합 순서를 활용해 메모리에 저장하기 어려운 회로의 개별 확률 진폭도 효율적으로 계산할 수 있었다.