[論文レビュー] Photonic Crystal Microcavities in Advanced Silicon-On-Insulator Complementary-Metal-Oxide-Semiconductor Technology

Christopher V. Poulton, Xiaoge Zeng+4 more|arXiv (Cornell University)|Jun 22, 2014

Photonic Crystals and Applications被引用数 1

ひとこと要約

この論文は、インハウスでのプロセス改変なしに、先進的なSOI CMOSプロセス（IBM 45 nm 12SOI）に線形フォトニック結晶マイクロキャビティをモノリシックに統合した初の試みを示している。3次元固有モードシミュレーションに基づく設計と、キャビティと波ガイドの設計を分離するエバネッセント結合構造を用いることで、2,000～4,000のロードQおよび最大100,000の内在損失Qを達成した。

ABSTRACT

We demonstrate the first (to the best of our knowledge) monolithically integrated linear photonic crystal microcavities in an advanced SOI CMOS microelectronics process (IBM 45 nm 12SOI) with no in-foundry process modifications. The cavities were integrated into a standard microelectronics design flow meeting process design rules, and included in a chip set alongside standard microelectronic circuits and microprocessors in the same device layer as transistors. We demonstrate both 1520 nm wavelength telecom band and 1180 nm cavity designs, using different structures owing to design rule limitations. Loaded Q’s of 2,000 and 4,000, and extracted intrinsic loss Q’s of the order of 100,000 and 50,000 are demonstrated. We also demonstrate an evanescent coupling geometry which entirely decouples the cavity and waveguide-coupling design, and investigate some of the mode features inherent in this coupling approach. The cavities support extended modes due to the thin device layer that limits optical confinement, and as a result show a family of longitudinal resonant modes. Cavities were designed using a rigorous numerical synthesis based on 3D eigenmode simulation

研究の動機と目的

• プロセスの改変なしに、標準的なCMOS準拠SOIプロセスにフォトニック結晶マイクロキャビティをモノリシックに統合すること。
• 既存のマイクロエレクトロニクス設計フローと設計ルールに準拠した高Q要因の光学キャビティを実現すること。
• 調整されたキャビティ構造を用いて、1520 nmおよび1180 nmの通信波長帯で動作を実証すること。
• キャビティと波ガイドの設計を分離できるエバネッセント結合幾何構造を開発・検証し、統合の柔軟性を向上させること。
• 薄型デバイス層が統合マイクロキャビティにおける光の閉じ込めとモード構造に与える影響を特徴づけること。

提案手法

• 調整された光学共鳴を有するフォトニック結晶マイクロキャビティを設計するために、厳密な3次元固有モードシミュレーションに基づく数値合成手法を用いた。
• 標準的なプロセス設計ルールとマイクロエレクトロニクス設計フローに従い、12SOI CMOSプロセス（IBM 45 nm）にマイクロキャビティを統合した。
• キャビティと波ガイドの設計を分離できるエバネッセント結合幾何構造を採用し、独立した最適化を可能にした。
• SOIプラットフォームの設計ルール制約を考慮し、1520 nmおよび1180 nmの動作にそれぞれ異なるキャビティ構造を設計した。
• キャビティ性能を評価するために、ロードQおよび内在損失Qを測定し、内在Qは抽出された損失パrameterから導出した。
• 薄型デバイス層に起因する拡張モードに起因するモード特徴、特に縦方向共鳴モードの族を分析した。

実験結果

リサーチクエスチョン

• RQ1 フォトニック結晶マイクロキャビティは、インハウスでのプロセス改変なしに、標準的なCMOS準拠SOIプロセスにモノリシックに統合可能か？
• RQ2 薄型デバイス層を有する12SOI CMOSプラットフォームにおけるマイクロキャビティの達成可能なQ要因はどの程度か？
• RQ3 薄型デバイス層は、統合マイクロキャビティにおける光の閉じ込めとモード構造にどのように影響を与えるか？
• RQ4 エバネッセント結合幾何構造は、モノリシック統合の文脈でキャビティと波ガイドの設計を効果的に分離できるか？
• RQ5 同じプロセス制約下で、異なる波長（1520 nm 対 1180 nm）をターゲットにした場合に生じる設計のトレードオフは何か？

主な発見

• インハウスでのプロセス改変なしに、先進的なSOI CMOSプロセス（IBM 45 nm 12SOI）にフォトニック結晶マイクロキャビティをモノリシックに統合した初の試みが達成された。
• プロセス設計ルールの制約を受けても、1520 nmおよび1180 nmでそれぞれ2,000および4,000のロードQが実証された。
• 1520 nmおよび1180 nmのキャビティについて、それぞれ約100,000および50,000の抽出された内在損失Qが達成された。
• 薄型デバイス層により、光の閉じ込めが制限され、横方向の閉じ込めが弱いため、拡張した光学モードと縦方向共鳴モードの族が生じた。
• エバネッセント結合幾何構造が成功裏に実装され、キャビティと波ガイドの設計を完全に分離し、統合の柔軟性を向上させた。
• 3次元固有モードシミュレーションに基づく合成手法の活用により、プロセスおよび幾何的制約にもかかわらず、キャビティ共鳴の精密な制御が可能になった。