[論文レビュー] Revisiting Multi-Step Nonlinearity Compensation with Machine Learning

Charlotte K. Häger, Henry D. Pfister+3 more|arXiv (Cornell University)|Apr 22, 2019

Optical Network Technologies参考文献 30被引用数 9

ひとこと要約

この論文は、光ファイバー非線形性補償のためのデジタルバックプロパゲーション（DBP）において、ステップ数が少ないほど効率的であるという一般的な仮定に挑戦し、フィルタ係数とスパースMIMOフィルタ分解の共同最適化を用いた、洗練されたマルチステップ機械学習手法が、優れた性能-複雑度トレードオフを達成できることを示している。モデルベースDBPアルゴリズムをパrameter化するための教師あり学習と確率的勾配降下法（SGD）を適用することで、ハードウェアの複雑度を最大2桁低減しつつ、低精度の固定小数点実装でも高い精度を維持できる。

ABSTRACT

For the efficient compensation of fiber nonlinearity, one of the guiding principles appears to be: fewer steps are better and more efficient. We challenge this assumption and show that carefully designed multi-step approaches can lead to better performance-complexity trade-offs than their few-step counterparts.

研究の動機と目的

• デジタルバックプロパゲーション（DBP）におけるステップ数が、光ファイバー非線形性補償において本質的に少ない方が効率的であるという仮定に挑戦すること。
• フィルタ係数の共同最適化を施したマルチステップDBPが、複雑度-性能トレードオフの観点から、単一ステップまたは少数ステップの手法を上回ることを示すこと。
• 特にSGDを用いた教師あり学習を含む機械学習手法が、ブラックボックスニューラルネットワークに依存せずに、モデルベースDSPアルゴリズムを最適化するためにどのように応用できるかを検討すること。
• マルチステップアーキテクチャが、スパースフィルタ分解と係数量子化に対する耐性の向上を通じて、ハードウェアの複雑度をどのように低減できるかを調査すること。

提案手法

• デジタルバックプロパゲーション（DBP）における複数ステップにわたる有限インパルス応答（FIR）フィルタ係数を、教師あり機械学習と確率的勾配降下法（SGD）を用いて共同最適化する。
• 関数fθが時間領域でのCDフィルタリングを伴うSSFMを表すパラメータ化されたモデルベースアプローチを採用し、θは各ステップで使用されるフィルタタップに対応する。
• SGDの過程でL1ノルム正則化を適用し、サブバンド処理に用いるMIMOフィルタのスパース性を誘導することで、非ゼロ係数の数を約8％に削減し、性能の低下を最小限に抑える。
• PMD補償フィルタのマルチステップ分解を、無記憶回転と短い遅延（FD）フィルタを交互に適用することで実現し、逆方向伝搬モデルを模倣する。
• トレーニング中に「フェイク量子化」を導入することで、固定小数点実装を共同最適化し、DBP実装における係数ビット幅を8–9ビットから5–6ビットに削減しても性能に悪影響がないことを可能にする。
• テンソル表現を用いてサブバンドおよびPMD補償におけるマルチタップMIMOフィルタをモデル化し、構造的最適化とハードウェアに配慮した設計を可能にする。

実験結果

リサーチクエスチョン

• RQ1 フィルタ係数の共同最適化を施したマルチステップDBPは、複雑度と精度の観点で、単一ステップまたは少数ステップのDBPを上回ることができるか？
• RQ2 ステップ数を増加させるとともにスパースフィルタ分解を適用することで、性能を損なわずにハードウェア効率を向上させられるか？
• RQ3 SGDのような機械学習手法を、ニューラルネットワークを汎用関数近似器として用いるのではなく、モデルベースDSPアルゴリズム（例：CDおよびPMDフィルタ）の最適化に効果的に応用できるか？
• RQ4 ステップ間でフィルタ係数を共同最適化することで、固定小数点実装における係数量子化に対する耐性はどのように向上するか？
• RQ5 PMD補償のためのマルチステップアーキテクチャは、SGDで効果的にトレーニング可能であり、低ハードウェア複雑度でDBPに統合可能か？

主な発見

• 時間領域DBPにおける複数ステップにわたるFIRフィルタ係数の共同最適化により、ハードウェアの複雑度がほぼ2桁低減され、70タップフィルタを用いる場合と同等の精度を、5タップおよび3タップフィルタで達成できる。
• SGDにおけるL1ノルム正則化により、サブバンド処理用MIMOフィルタのスパース性が92％に達し、非ゼロ係数の数が1ステップあたり637個から約50個に削減され、性能への影響は最小限に抑えられる。
• 4次元回転と短いFDフィルタを交互に適用するマルチステップPMD補償アーキテクチャは、低ハードウェア複雑度で分散PMD補償を実現でき、SGDによるトレーニングが可能である。
• トレーニング中に「フェイク量子化」を用いることで、DBP実装における係数ビット幅を8–9ビットから5–6ビットに削減でき、性能に悪影響を及げない。
• 28-nm CMOSにおけるASIC合成結果から、短いFIRフィルタを用いたマルチステップDBPが、チップ面積と消費電力の制約を満たす現実的なハードウェア実装が可能であることが確認された。
• 実証的証拠から、マルチステップアーキテクチャは性能が類似する多くの近接パラメータ設定を有しており、量子化に起因する摂動に対しても頑健であることが示された。