[論文レビュー] Scaling advantage of nonrelaxational dynamics for high-performance combinatorial optimization

Timothée Leleu, Farad Khoyratee+4 more|arXiv (Cornell University)|Sep 9, 2020

Quantum Computing Algorithms and Architecture参考文献 5被引用数 6

ひとこと要約

本稿では、詳細つり合いを破り、正のエントロピー生成を可能にすることで、局所的エネルギー極小値からの脱出を促進し、低エネルギー状態への収束を加速する非リラクセーショナルダイナミクス、混沌的アモルプス制御（CAC）を提案する。FPGAに実装されたCACは、シミュレーテッドアニーリングなどのリラクセーショナル手法と比較して、問題サイズに伴うソリューション到達時間のスケーリングが著しく速く、スピンガラスベンチマークにおいて優れた性能とエネルギー効率を示している。

ABSTRACT

The development of physical simulators, called Ising machines, that sample from low energy states of the Ising Hamiltonian has the potential to drastically transform our ability to understand and control complex systems. However, most of the physical implementations of such machines have been based on a similar concept that is closely related to relaxational dynamics such as in simulated, mean-field, chaotic, and quantum annealing. We show that nonrelaxational dynamics that is associated with broken detailed balance and positive entropy production rate can accelerate the sampling of low energy states compared to that of conventional methods. By implementing such dynamics on field programmable gate array, we show that the nonrelaxational dynamics that we propose, called chaotic amplitude control, exhibits a scaling with problem size of the time to finding optimal solutions and its variance that is significantly smaller than that of relaxational schemes recently implemented on Ising machines.

研究の動機と目的

• NP困難な最適化問題におけるイジングマシンのリラクセーショナルダイナミクスの収束が遅く、スケーラビリティに劣るという問題に対処すること。
• 非リラクセーショナルダイナミクス、特に混沌的アモルプス制御（CAC）が、スピンガラスの基底状態を求める際に、従来のアニーリングベースの手法を上回る可能性があるかどうかを調査すること。
• CACをFPGAハードウェアに実装し、スケールにおけるその性能とエネルギー効率を評価すること。
• 問題サイズの増加に伴うCACとリラクセーショナル手法の間でのソリューション到達時間のスケーリング行動を定量すること。

提案手法

• 本稿では、誤差補正項を介してアモルプス不均一性を制御する非リラクセーショナル力学系、混沌的アモルプス制御（CAC）を導入し、システムの次元数を実効的に2倍にしている。
• CACは非線形項と誤差補正部を含む微分方程式系としてモデル化されており、正規化された時間ステップを用いたEuler積分によりダイナミクスが更新されている。
• この方法により詳細つり合いが破られ、正のエントロピー生成率が維持され、粗いエネルギー・ランドスケープにおける局所的極小値やサドル・ポイントからの迅速な脱出が可能になる。
• 固定小数点演算を用いることでハードウェア効率とリアルタイム性能を確保しつつ、5Wおよび10Wの電力制約下でフィールド・プログラマブル・ゲート・アレイ（FPGA）に実装されている。
• 結合強度、ターゲットアモルプス、ゲイン、温度スケジューリングなどのパラメータは、シェリングトン＝キルカレー（SK）およびGSETスピンガラス問題に最適化されている。
• 性能はソリューション到達時間の分布を用いて評価され、複数の問題インスタンスにわたる中央値および末尾性能を評価するために、第50百分位数、第80百分位数、第90百分位数が報告されている。

実験結果

リサーチクエスチョン

• RQ1 非リラクセーショナルダイナミクス、例えばCACは、組合せ最適化におけるソリューション到達時間のスケーリングにおいて、リラクセーショナルダイナミクスを上回ることができるか？
• RQ2 混沌的アモルプス制御は、スピンガラスのエネルギー・ランドスケープにおいて、局所的極小値やサドル・ポイントからの脱出をより迅速に可能にするか？
• RQ3 FPGAハードウェア上でのCACのソリューション到達時間のスケーリング行動は、シミュレーテッドアニーリングなどのリラクセーショナルアルゴリズムと比較してどうなるか？
• RQ4 エネルギー効率とハードウェア実装は、非リラクセーショナルイジングマシンの性能にどのように影響するか？

主な発見

• FPGA上でのCACのソリューション到達時間のスケーリングは、問題サイズに伴う指数的要因がリラクセーショナル手法と比較して著しく小さいことが判明し、大規模Nにおける高速収束を示している。
• N=700の場合、時間ステップを $2^{-6}$ から $2^{-5}$ に増加させても、ソリューション到達時間が短縮されなかったため、大きなステップサイズでは数値的不安定性が生じ、性能向上が制限されることが示された。
• 5Wの電力消費でFPGAに実装されたCACの第50百分位数のソリューション到達時間は、全テスト問題サイズにおいて、シミュレーテッドアニーリングや他のリラクセーショナル手法よりも一貫して短い。
• CACの第80百分位数および第90百分位数のソリューション到達時間分布は、より狭く、性能の一貫性と解決時間のばらつきの低減を示している。
• FPGA上でのCAC実装は、SKおよびGSETベンチマークにおいて、最新鋭のアルゴリズムを上回る基底状態の特定速度を達成しており、神経形状ハードウェア設計のおかげでエネルギー効率が向上している。
• この手法の性能優位性は、詳細つり合いの破壊と持続的な正のエントロピー生成に起因し、エネルギー・ランドスケープのより効率的な探索を可能にしている。