[論文レビュー] Study of using Quantum Computer to Solve Poisson Equation in Gate Insulators

Hector Jose Morrell, Hiu Yung Wong|arXiv (Cornell University)|Jul 13, 2021

Quantum Computing Algorithms and Architecture参考文献 9被引用数 13

ひとこと要約

本稿では、半導体ゲート酸化膜におけるポアソン方程式を解くために、HHLアルゴリズムを用いた量子コンピューティング（QC）の応用を検討している。QCシミュレーションではTCADと同等の高い精度を達成しているが、実際の量子ハードウェアではノイズの影響により著しく精度が低下しており、半導体デバイス物理学における実用的量子シミュレーションのための耐障害性の高い量子回路とエラー補正の緊急の必要性が浮き彫りになっている。

ABSTRACT

In this paper, the application of quantum computing (QC) in solving gate insulator Poisson equation is studied, through QC simulator and hardware in IBM. Various gate insulator stacks with and without fixed charges are studied. It is found that by increasing the number of clock bits and by choosing appropriate evolution time, accurate solutions can be obtained in QC simulation. However, when the real quantum hardware is used, the accuracy is substantially reduced. Therefore, a more robust quantum circuit or error correction should be employed and developed.

研究の動機と目的

• 半導体デバイスのゲートダイレクトリックスタックにおけるポアソン方程式を量子コンピューティングで解く可能性を検討すること。
• 半導体TCADに生じる線形方程式を解くために、量子コンピューティングシミュレーションと実際の量子ハードウェアの精度および信頼性を評価すること。
• 解の忠実度と誤差に与える主な量子回路パラメータ（例えば、時間発展演算子の時間 t とクロックキュービット数 nl）の影響を評価すること。
• 妥当性の確認のため、古典的TCADシミュレーション（Sentaurus）と量子コンピューティングの結果を比較すること。
• 現在のノイズを含む中規模量子（NISQ）ハードウェアが、実用的な半導体デバイス問題を解く際に抱える制限を特定すること。

提案手法

• 1次元ゲート酸化膜スタックにおける離散化されたポアソン方程式を解くために、HHLアルゴリズムを実装し、線形方程式系 𝐴𝑥⃗=𝑏⃗⃗ を量子状態の準備とユニタリーエボリューション処理にマッピングする。
• 量子回路には、状態準備、制御U操作を伴う量子位相推定（QPE）、固有値に基づくアタシリアキュービットの回転、逆QPE、測定が含まれる。
• 固有値の分解能を向上させるために、クロックキュービット数（nl）を変更し、正確な解が得られるように発展演算時間（t）を最適化する。
• 一貫性と正確性の検証のため、Qiskitの qasm_simulator および statevector_simulator を用いて、2つの同等の量子回路をシミュレートする。
• 同じ回路をIBMの5キュービット量子プロセッサ（ibmq_5_yorktown, ibmq_belem, ibmq_santiago）で実行し、実ハードウェアの性能を評価する。
• 解の精度は、忠実度と相対絶対誤差を用いて評価され、TCAD Sentaurusシミュレーションと比較される。

実験結果

リサーチクエスチョン

• RQ1 HHLアルゴリズムは、量子シミュレーションおよび実際の量子ハードウェアを用いて、ゲート酸化膜スタックにおけるポアソン方程式を正確に解くことができるか？
• RQ2 クロックキュービット数（nl）と発展演算時間（t）は、半導体物理学に由来する線形方程式系の量子解の精度にどのように影響するか？
• RQ3 なぜ量子ハードウェアの性能はシミュレーションと比べて著しく劣化するのか？この乖離を引き起こす要因は何か？
• RQ4 量子忠実度は、実用的な半導体デバイスシミュレーションにおける量子解の正確さを評価するのに信頼できる指標とみなせるか？
• RQ5 現在のNISQ時代の量子ハードウェアは、ポアソン方程式の問題に対して、古典的TCADツールと同等の解を得られるまでの程度はどの程度か？

主な発見

• 量子シミュレーションでは、出力キュービットの |0⟩ と |1⟩ の測定確率比が 1:8.97 となり、正確な解から予想される理論的比 1:9 に非常に近い。
• 同じ回路をIBMの ibmq_5_yorktown ハードウェアに実装した場合、確率比は 1:1.41 に低下し、ノイズの影響により期待される解から著しく逸脱していることが示された。
• クロックキュービット数（nl）を増加させることで誤差が減少し、発展演算時間（t）の許容範囲が広がり、シミュレーションにおける解の正確さが向上する。
• シミュレーションでは状態の忠実度がほぼ100％に達しているにもかかわらず、一部の構造では平均相対絶対誤差が依然として高く（最大16％）、忠実度が解の正確さを信頼できる指標とはならないことが示された。
• 構造（c3）における8×8行列のような大規模な系では、6つのクロックキュービットでは固有値を正確に符号化できないため、シミュレーションにおいても残存誤差が生じる。
• ハードウェアの結果は、日付やデバイスの種別によって顕著に異なるため、現在のNISQハードウェアが科学的計算タスクにおいて不安定でノイズに非常に敏感であることが強調された。