[論文レビュー] Survey on STT-MRAM Testing: Failure Mechanisms, Fault Models, and Tests

Lizhou Wu, Mottaqiallah Taouil+3 more|arXiv (Cornell University)|Jan 15, 2020

Integrated Circuits and Semiconductor Failure Analysis参考文献 123被引用数 16

ひとこと要約

本稿は、STT-MRAMのテストにおける課題を包括的に調査し、製造欠陥、プロセスばらつき、磁気結合、STTスイッチングの確率的性質、熱揺らぎの5つの主要な故障メカニズムを特定し、それらが引き起こす恒久的および一時的故障に分類している。既存のテストアルゴリズムとDfT設計の評価を通し、特に保持性および弱い故障検出において、部品10億個あたり欠际数1個（DPPB）の信頼性を達成するためのコスト効率が良く、カバレッジの高い解決策が不足していることが明らかになった。

ABSTRACT

As one of the most promising emerging non-volatile memory (NVM) technologies, spin-transfer torque magnetic random access memory (STT-MRAM) has attracted significant research attention due to several features such as high density, zero standby leakage, and nearly unlimited endurance. However, a high-quality test solution is required prior to the commercialization of STT-MRAM. In this paper, we present all STT-MRAM failure mechanisms: manufacturing defects, extreme process variations, magnetic coupling, STT-switching stochasticity, and thermal fluctuation. The resultant fault models including permanent faults and transient faults are classified and discussed. Moreover, the limited test algorithms and design-for-testability (DfT) designs proposed in the literature are also covered. It is clear that test solutions for STT-MRAMs are far from well established yet, especially when considering a defective part per billion (DPPB) level requirement. We present the main challenges on the STT-MRAM testing topic at three levels: failure mechanisms, fault modeling, and test/DfT designs.

研究の動機と目的

• STT-MRAMにおける主な故障メカニズムを同定・分類し、MTJデバイス固有のものや新興の物理現象を含む。
• 物理的起源とテスト可能性に基づいて、特に恒久的故障と一時的故障に分類される故障モデルを分類する。
• STT-MRAM向けに既存のテストアルゴリズムとDfT設計を評価し、量産におけるカバレッジ、効率性、コストに焦点を当てる。
• 特に保持性テストおよび弱い／一時的故障検出において、DPPBレベルの欠际検出を達成するにあたり、顕著な課題を強調する。
• 故障メカニズム、故障モデル、テスト／DfT設計の各レベルにおいて、STT-MRAMのテスト可能性を向上させるための構造的レッドラインを提示する。

提案手法

• 故障メカニズムを5つのグループに分類：製造欠陥、極端なプロセスばらつき、磁気結合、STTスイッチングの確率的性質、熱揺らぎ。
• 得られる故障を恒久的（静的／動的）および一時的タイプに分類し、テスト戦略に与える影響を明確にする。
• 主に恒久的故障に向けたマーチテストを含む既存のテストアルゴリズムをレビューし、その有効性と限界を評価する。
• 弱い故障を検出するためのDfT設計（例：保持性テストの加速技術、磁気／熱的バーニングイン）を分析する。
• 簡易な抵抗器モデルを超えて、物理的挙動を反映した正確なMTJ欠陥モデルの構築の必要性を提言する。
• 一時的故障を製造テストの対象外にすることの重要性を強調し、これにより出荷率の低下を防ぎつつ、高い欠际カバレッジを維持できる。

実験結果

リサーチクエスチョン

• RQ1 STT-MRAMに固有の故障メカニズムの完全なセット、特にMTJのプロセスとスピン転送トルクの物理現象に起因するものとは何か？
• RQ2 STTスイッチングの確率的性質および熱揺らぎに起因する一時的故障が、量産におけるテスト信頼性と出荷率にどのように影響を与えるか？
• RQ3 既存のテストアルゴリズムとDfT設計が、恒久的故障をどれほどカバーしているか、一方で一時的故障による誤検出（誤検出）をどれほど回避しているか？
• RQ4 10年以上のデータ保持性を有するSTT-MRAMに対して、コスト効率が良く、高カバレッジの保持性テストを実装するにあたり、主な技術的・経済的障壁は何か？
• RQ5 簡易な線形抵抗器近似に依存するのではなく、MTJ内の物理的欠陥を反映した故障モデルをどのように改善できるか？

主な発見

• STT-MRAMの故障メカニズムは、従来の製造欠陥に加え、磁気結合、STTスイッチングの確率的性質、熱揺らぎを含み、故障モデル化において重要である。
• 確率的スイッチングおよび熱的効果に起因する一時的故障は、標準的な製造テストでは検出できず、出荷率の低下を防ぐためにテストから除外される必要がある。
• 既存のテストアルゴリズム、特にマーチテストは、STT-MRAMにおける弱い故障および動的故障の高カバレッジ検出に不十分である。
• DfT設計における保持性テストは依然として非効率であり、磁気的または熱的バーニングインといった現在の手法は、量産において時間とコストが多額にかかる。
• 正確な故障モデル化には、MTJのブラックボックスを解体し、簡易抵抗モデルを越えて物理的欠陥挙動を組み込む必要がある。
• 特にDPPBレベルにおいて、標準的でコスト効率の良いテストソリューションが不足していることが、商業化の主要な障壁のまま残っている。