[論文レビュー] What Cannot Be Implemented on Weak Memory?

Armando Castañeda, Gregory Chockler+2 more|arXiv (Cornell University)|Jan 1, 2024

Neural Networks and Applications被引用数 1

ひとこと要約

この論文は、トレースのマージ可能性を分析することにより、弱いメモリモデルにおける並行オブジェクト実装の不可能性結果を証明するための新しい手法を導入する。メモリトレースが特定の条件下でマージ不可能である場合、それに対応するマージ可能性制約を持つメモリモデル上ではオブジェクトが実装不可能であることが示され、TSO、RA、SCMといったモデルに対してタイトな境界と新たな分離結果が得られる。

ABSTRACT

We present a general methodology for establishing the impossibility of implementing certain concurrent objects on different (weak) memory models. The key idea behind our approach lies in characterizing memory models by their mergeability properties, identifying restrictions under which independent memory traces can be merged into a single valid memory trace. In turn, we show that the mergeability properties of the underlying memory model entail similar mergeability requirements on the specifications of objects that can be implemented on that memory model. We demonstrate the applicability of our approach to establish the impossibility of implementing standard distributed objects with different restrictions on memory traces on three memory models: strictly consistent memory, total store order, and release-acquire. These impossibility results allow us to identify tight and almost tight bounds for some objects, as well as new separation results between weak memory models, and between well-studied objects based on their implementability on weak memory models.

研究の動機と目的

• 弱いメモリモデルにおける並行オブジェクト実装の不可能性結果を証明するための一般化された枠組みを開発すること。
• メモリモデルのマージ可能性特性によって特徴づけられ、独立したメモリトレースが有効なトレースにマージ可能かどうかを特定すること。
• メモリトレースのマージ可能性とオブジェクト履歴のマージ可能性との間の関係を確立し、不可能性証明を可能にすること。
• さまざまな弱いメモリモデルにおける標準的な分散オブジェクトの実装可能性に関するタイトでほぼタイトな境界を導出すること。
• 弱いメモリアーキテクチャ上での正しく効率的な実装に、フェンスや原子的命令が必要となる状況を特定すること。

提案手法

• 論文は、メモリモデルのマージ可能性とオブジェクト履歴のマージ可能性を結びつける「マージ定理」を導入する：メモリトレースが強く／弱くマージ不可能であれば、実装可能なのは非マージ可能なオブジェクト履歴に限る。
• すべてのインタリーブが有効なシーケンスを形成するか、一部のインタリーブのみが有効なシーケンスを形成するかに基づき、メモリトレースおよびオブジェクト履歴の強いつまみと弱いつまみのマージ可能性を定義する。
• トレースに基づく推論を用いる：たとえば、削除操作の2つの操作シーケンスが線形可能履歴にマージできない場合、それらに対応するメモリトレースも、そのメモリモデル下ではマージ不可能である。
• 著者は、厳密に一貫性のあるメモリ（SCM）、全順序メモリ（TSO）、リリース・アキュームレート（RA）の3つのメモリモデルを分析し、それぞれの具体的なマージ可能性特性を導出する。
• マージ定理を応用して、これらのモデル下での線形可能で遮断不能な集合やカウンタの不可能性結果を証明する。
• 矛盾に基づくアプローチに依存する：正しい実装が存在すると仮定すれば、メモリトレースはマージ可能でなければならないが、オブジェクト履歴は非マージ可能であるため、矛盾が生じる。

実験結果

リサーチクエスチョン

• RQ1 どの条件下で、ある並行オブジェクトを弱いメモリモデル上で実装することは不可能となるか？
• RQ2 TSOおよびRA上で線形可能オブジェクトを実装するために必要な最小限の同期プリミティブ（例：フェンス、RMW）は何か？
• RQ3 メモリモデルのマージ可能性特性が、分散オブジェクトの実装可能性にどのように制約を加えるか？
• RQ4 同期パワーという観点から、弱いメモリモデル間の分離結果は何か？
• RQ5 非可換演算を有するオブジェクトのコンSENSUS番号について、さまざまなメモリモデル下でタイトな境界を導出できるか？

主な発見

• 論文は、フェンスや原子的命令を用いない限り、線形可能で遮断不能な集合はTSOやRA上で実装不可能であることを証明している。これは、削除操作の履歴が非マージ可能であるためである。
• カウンタオブジェクトに関しては、SCMおよびTSOの両方で待機フリーで線形可能な実装が存在することを示しており、最適な同期を実現している：SCMでは読み取りと書き込みのみを用い、TSOでは書き込みと最終段階での1つのフェンスを用いている。
• 著者は、2方向に非可換な演算を1組持つ任意の決定的オブジェクトのコンセンサス番号が少なくとも2以上であることを確立し、新たな理論的境界を提供している。
• SCM、TSO、RAのマージ可能性特性が形式的に特徴づけられ、さまざまなオブジェクトに対して正確な不可能性証明が可能になった。
• 本手法により、メモリモデル間の新たな分離結果が得られ、RAは実装可能なオブジェクトという観点からTSOよりも厳密に弱いことが示された。
• 標準的な不可能性結果（SCM上での遮断不能集合の不可能性）が、トレースマージ可能性を統一的原則として用いることで、TSOおよびRAへと拡張されることを示した。