[论文解读] A Block-Ring connected Topology of Parameterized Quantum Circuits

Wenjie Liu, Qingshan Wu|arXiv (Cornell University)|Aug 21, 2023

Quantum Computing Algorithms and ArchitectureComputer Science被引用 3

一句话总结

本文提出了一种用于参数化量子线路（PQCs）的新型块环（Block-Ring, BR）拓扑结构，通过减少参数数量同时保持高性能。通过将量子比特划分为若干块，块内实现全连接纠缠，块间通过环状结构连接，BR将两比特门数量从 O(n²) 降低至 O(mn)，其中 m 为可调超参数，实现了与全连接拓扑相当的表达能力和纠缠能力，同时显著减少了参数数量。

ABSTRACT

It is essential to select efficient topology of parameterized quantum circuits (PQCs) in variational quantum algorithms (VQAs). However, there are problems in current circuits, i.e. optimization difficulties caused by too many parameters or performance is hard to guarantee. How to reduce the number of parameters (number of single-qubit rotation gates and 2-qubit gates) in PQCs without reducing the performance has become a new challenge. To solve this problem, we propose a novel topology, called Block-Ring (BR) topology, to construct the PQCs. This topology allocate all qubits to several blocks, all-to-all mode is adopt inside each block and ring mode is applied to connect different blocks. Compared with the pure all-to-all topology circuits which own the best power, BR topology have similar performance and the number of parameters and 2-qubit gate reduced from 0(n^2) to 0(mn) , m is a hyperparameter set by ourselves. Besides, we compared BR topology with other topology circuits in terms of expressibility and entangling capability. Considering the effects of different 2-qubit gates on circuits, we also make a distinction between controlled X-rotation gates and controlled Z-rotation gates. Finally, the 1- and 2-layer configurations of PQCs are taken into consideration as well, which shows the BR's performance improvement in the condition of multilayer circuits.

研究动机与目标

• 解决参数化量子线路（PQCs）中高参数数量带来的优化与可扩展性挑战。
• 在不牺牲表达能力或纠缠能力的前提下，减少PQCs中的单比特门和两比特门数量。
• 设计一种适用于多层变分量子算法的可扩展、高效PQC拓扑结构。
• 评估不同两比特门——受控X-旋转门与受控Z-旋转门——对电路性能的影响。
• 在表达能力、纠缠能力与参数效率方面，将BR拓扑与现有拓扑进行比较。

提出的方法

• BR拓扑将量子比特划分为 m 个块，每个块内通过单比特旋转门和两比特纠缠门实现全连接纠缠。
• 块间通过环状结构连接，每个块与两个相邻块相连，从而降低整体两比特门数量。
• 两比特门数量从全连接拓扑中的 O(n²) 降低至 O(mn)，其中 m 为用户定义的超参数，用于控制块的数量。
• 采用标准度量评估表达能力与纠缠能力，并将BR与其它PQC拓扑进行比较。
• 分析区分受控-X门与受控-Z门的影响，以评估其对电路性能的作用。
• 评估1层与2层PQC配置，以检验在更深电路中的可扩展性与性能提升。

实验结果

研究问题

• RQ1 在表达能力与纠缠能力方面，块环拓扑与全连接及其他PQC拓扑相比如何？
• RQ2 块环拓扑在保持量子线路性能的前提下，能在多大程度上减少两比特门数量？
• RQ3 不同两比特门——受控X-旋转门与受控Z-旋转门——如何影响基于BR的PQC性能？
• RQ4 改变块的数量（m）对多层PQC中参数数量与电路性能有何影响？
• RQ5 在更深的电路（如2层配置）中，BR拓扑能否在减少参数开销的同时保持高性能？

主要发现

• 块环拓扑将两比特门数量从全连接拓扑中的 O(n²) 降低至 O(mn)，显著减少了参数数量。
• 尽管门数量减少，BR拓扑仍保持与全连接拓扑相当的表达能力与纠缠能力。
• 基于BR的PQC在1层与2层配置中均表现出强劲性能，证明了其可扩展性。
• 受控-X门与受控-Z门表现出不同的性能特征，其中受控-X门在BR电路中通常提供更好的表达能力。
• 超参数 m（块的数量）允许在电路深度、参数数量与性能之间实现可调的权衡。
• 在参数效率方面，BR拓扑优于或至少匹配其他常见拓扑（如线性、环形、全连接），同时保持了量子线路的表达能力。