[论文解读] Protecting Expressive Circuits with a Quantum Error Detection Code

Chris N. Self, Marcello Benedetti+1 more|arXiv (Cornell University)|Nov 12, 2022

Quantum Computing Algorithms and Architecture参考文献 43被引用 6

一句话总结

本文提出了Iceberg码，一种专为离子阱量子计算机设计的[[k+2,k,2]]量子错误检测码，可实现容错初始化与校验子测量，以检测单量子比特错误。该码仅使用两量子比特物理门即可实现高保真度的表达性电路编译，在12量子比特Quantinuum H1-2系统上保护了8个逻辑量子比特，支持最多256层电路，并将逻辑量子体积饱和至2⁸，通过提高校验子测量频率进一步提升了性能。

ABSTRACT

A successful quantum error correction protocol would allow quantum computers to run algorithms without suffering from the effects of noise. However, fully fault-tolerant quantum error correction is too resource intensive for existing quantum computers. In this context we develop a quantum error detection code for implementations on existing trapped-ion computers. By encoding $k$ logical qubits into $k+2$ physical qubits, this code presents fault-tolerant state initialisation and syndrome measurement circuits that can detect any single-qubit error. It provides a universal set of local and global logical rotations that have physical support on only two qubits. A high-fidelity -- though non fault-tolerant -- compilation of this universal gate set is possible thanks to the two-qubit physical rotations present in trapped-ion computers with all-to-all connectivity. Given the particular structure of the logical operators, we nickname it the Iceberg code. We demonstrate the protection of circuits of 8 logical qubits with up to 256 layers, saturate the logical quantum volume of $2^8$, and show the positive effect of increasing the frequency of syndrome measurements within the circuit. These results illustrate the practical usefulness of the Iceberg code to protect expressive circuits on existing trapped-ion quantum computers.

研究动机与目标

• 开发一种与当前离子阱量子计算机兼容的实用量子错误检测码。
• 在近期设备上实现对表达性量子电路——尤其是高纠缠度和全局门电路——的保护。
• 利用离子阱平台原生的两量子比特操作，实现逻辑门的高保真度编译。
• 通过提高校验子测量频率，展示错误检测在降低错误率方面的有效性。

提出的方法

• 设计一种[[k+2,k,2]]的稳定子码，以最小的物理量子比特开销将k个逻辑量子比特编码为k+2个物理量子比特。
• 利用两个额外的辅助量子比特构建容错的逻辑态制备与校验子测量电路。
• 实现一个通用的逻辑旋转门集，包括局部、全局及两量子比特操作，且仅需在两个物理量子比特上实现支持。
• 利用该码的两量子比特物理门结构，将逻辑门编译为原生的Mølmer-Sørensen（MS）门和单量子比特Clifford门。
• 在参数化电路中定期插入校验子测量，以检测并丢弃出错的线路。
• 使用镜像电路与量子体积基准测试验证错误保护效果，并测量逻辑性能。

实验结果

研究问题

• RQ1 能否设计一种量子错误检测码，在资源开销最小的前提下，保护近期离子阱硬件上的表达性电路？
• RQ2 在非容错量子电路中，提高校验子测量频率在多大程度上能实现错误抑制？
• RQ3 在离子阱系统中，仅使用两量子比特物理门，能否以高保真度编译出一个通用的逻辑门集？
• RQ4 能否在12量子比特离子阱设备上，利用非容错错误检测码实现逻辑量子体积的饱和？
• RQ5 Iceberg码的逻辑算符结构是否能实现全局逻辑门的高效编译，且物理门数量最少？

主要发现

• Iceberg码成功在12量子比特Quantinuum H1-2离子阱处理器上，对最多256层的电路实现了8个逻辑量子比特的保护。
• 逻辑量子体积2⁸被成功饱和，证明了该码在保护复杂、高深度电路方面的能力。
• 增加校验子测量次数显著提升了重输出频率，表明错误抑制效果得到增强。
• 该码仅使用每个全局逻辑旋转一个两量子比特物理门，即实现了高保真度的逻辑门编译。
• 随着校验子测量次数增加，丢弃率上升，但保留结果的保真度提升，证实了有效的错误检测。
• 对校验子和逻辑Z算符结果的后处理实现了可靠的解码，并验证了逻辑电路性能。