[论文解读] 2QAN: A quantum compiler for 2-local qubit Hamiltonian simulation algorithms

Lingling Lao, Dan E. Browne|arXiv (Cornell University)|Aug 4, 2021

Quantum Computing Algorithms and Architecture参考文献 72被引用 15

一句话总结

2QAN 是一种针对两体自旋哈密顿量模拟的专用量子编译器，通过利用哈密顿量中各项间算符排列的灵活性，最小化 SWAP 门、电路深度和门数。与最先进的编译器相比，它在 Google Sycamore、IBMQ Montreal 和 Rigetti Aspen 设备上，将硬件门开销降低了高达 68.5 倍，电路深度降低了 21 倍。

ABSTRACT

Simulating quantum systems is one of the most important potential applications of quantum computers. The high-level circuit defining the simulation needs to be compiled into one that complies with hardware limitations such as qubit architecture (connectivity) and instruction (gate) set. General-purpose quantum compilers work at the gate level and have little knowledge of the mathematical properties of quantum applications, missing further optimization opportunities. Existing application-specific compilers only apply advanced optimizations in the scheduling procedure and are restricted to the CNOT or CZ gate set. In this work, we develop a compiler, named 2QAN, to optimize quantum circuits for 2-local qubit Hamiltonian simulation problems, a framework which includes the important quantum approximate optimization algorithm (QAOA). In particular, we exploit the flexibility of permuting different operators in the Hamiltonian (no matter whether they commute) and propose permutation-aware techniques for qubit routing, gate optimization and scheduling to minimize compilation overhead. 2QAN can target different qubit topologies and different hardware gate sets. Compilation results on four applications (up to 50 qubits) and three quantum computers (namely, Google Sycamore, IBMQ Montreal and Rigetti Aspen) show that 2QAN outperforms state-of-the-art general-purpose compilers and application-specific compilers. Specifically, 2QAN can reduce the number of inserted SWAP gates by 11.5X, reduce overhead in hardware gate count by 68.5X, and reduce overhead in circuit depth by 21X. Experimental results on the Montreal device demonstrate that benchmarks compiled by 2QAN achieve the highest fidelity.

研究动机与目标

• 解决由于量子比特连通性受限和原生门集有限导致的 NISQ 时代量子计算机中编译开销过高的问题。
• 克服通用编译器缺乏应用级语义感知能力、错失细粒度优化的局限性。
• 利用基于乘积公式哈密顿量模拟中非对易项的排列数学灵活性，降低电路成本。
• 开发一种支持多种量子比特拓扑结构和硬件门集（包括 CNOT、CZ、SYC 和 iSWAP）的编译器。
• 在两体哈密顿量模拟中，实现比现有通用和专用编译器更高的保真度和更低的编译开销。

提出的方法

• 利用乘积公式中非对易哈密顿量项的指数可重排而不影响计算精度的事实。
• 引入排列感知的量子比特路由，通过调整算符顺序，使量子比特移动与有利的门序列对齐，从而最小化 SWAP 门的插入。
• 应用排列感知的门调度，通过重新排列操作以最小化空闲时间并提高并行性，从而减少电路深度。
• 执行排列感知的门优化，利用算符顺序的灵活性，合并或减少冗余的两比特门。
• 与现有编译工具集成，进行低层级变换，仅专注于高层、应用感知的优化阶段。
• 支持多种硬件目标（Google Sycamore、IBMQ Montreal、Rigetti Aspen），涵盖不同的原生门集和量子比特连通性图。

实验结果

研究问题

• RQ1 是否可以在编译层面利用两体哈密顿量模拟中的算符排列灵活性，以减少 SWAP 门数量和电路深度？
• RQ2 与通用编译器和现有专用编译器相比，排列感知编译在门数、电路深度和保真度方面表现如何？
• RQ3 排列感知优化在具有不同原生门集的多样化量子硬件架构中，能在多大程度上减少开销？
• RQ4 与标准编译流程相比，排列感知编译是否能在真实 NISQ 设备中提升实验保真度？
• RQ5 所提出的技术能否推广到基于乘积公式的哈密顿量模拟之外的其他量子模拟算法？

主要发现

• 与最先进的通用和专用编译器相比，2QAN 将插入的 SWAP 门数量最多减少了 11.5 倍。
• 该编译器将硬件门数开销最多降低了 68.5 倍，显著减少了易出错的两比特门使用。
• 电路深度最多降低了 21 倍，提高了 NISQ 设备中退相干和噪声的鲁棒性。
• 在 IBMQ Montreal 设备上，2QAN 编译的基准测试在所有测试编译器中实现了最高的实验保真度。
• 对于某些应用，2QAN 实现了零门开销，即无需额外插入 SWAP 或优化门。
• 该编译器在三种具有不同量子比特拓扑结构和原生门集（CNOT、iSWAP、SYC）的量子硬件平台上均表现出一致的性能提升。