[論文レビュー] A Layered Architecture for Quantum Computing Using Quantum Dots

N. Cody Jones, Rodney Van Meter+5 more|arXiv (Cornell University)|Oct 24, 2010

Quantum Computing Algorithms and Architecture参考文献 94被引用数 37

ひとこと要約

この論文は、光で制御される量子ドットを用いた、段階的でモジュラーな量子コンピューティングアーキテクチャを提案する。電子スピン状態を量子ビットの保存に、超短パルスを制御に用いる。トポロジカルな表面コードを用いて誤り耐性を実現し、2048ビットの数に対するショアの因数分解アルゴリズムを約1週間で実行可能であり、半導体プロセス技術によるスケーラビリティと統合性の利点を有する。

ABSTRACT

We address the challenge of designing a quantum computer architecture with a layered framework that is modular and facilitates faulttolerance. The framework is flexible and could be used for analysis and comparison of differing quantum computer designs. Using this framework, we develop a complete, layered architecture for quantum computing with optically controlled quantum dots, showing how a myriad of technologies must operate synchronously to achieve fault-tolerance. Our design deliberately takes advantage of the large possibilities for integration afforded by semiconductor fabrication. Quantum information is stored in the electron spin states of a charged quantum dot controlled by ultrafast optical pulses. Optical control makes this system very fast, scalable to large problem sizes, and extensible to quantum communication or distributed architectures. The design of this quantum computer centers on error correction in the form of a topological surface code, which requires only local and nearest-neighbor gates. We analyze several important issues of the surface code that are relevant to an architecture, such as resource accounting and the use of Pauli frames. Furthermore, we investigate the performance of this system and find that Shor’s factoring algorithm for a 2048-bit number can be executed in approximately one week. PACS numbers: 03.67.Pp, 03.67.Lx, 85.35.Be, 73.21.La, 85.40.Hp

研究の動機と目的

• スケーラブルかつ拡張可能な量子計算を支援するモジュラーで誤り耐性のある量子コンピューティングアーキテクチャを設計すること。
• 局所的かつ最近接の操作に限定した表面コードの実装により、誤り耐性を実現すること。
• 半導体プロセス技術を活用して、高い統合密度とシステムのスケーラビリティを実現すること。
• 表面コードの実装におけるリソース会計とパウリフレーム管理といった、重要なアーキテクチャ的課題を分析すること。
• 具体的には、ショアの因数分解アルゴリズムを含む実用的な量子アルゴリズムのシステム性能を評価すること。

提案手法

• 電荷を帯びた量子ドット内の電子スピン状態を量子ビットとして用い、コherentな制御と初期化に超短パルスを適用する。
• 量子ビット制御、エラー訂正、古典的制御システムを階層的なフレームワークで統合する段階的アーキテクチャを設計する。
• 局所的かつ最近接の2量子ビットゲートに依存することで、誤り伝播を最小限に抑える表面コードを実装し、誤り耐性を確保する。
• エラー訂正サイクルにおける古典的処理のオーバーヘッドを低減するためにパウリフレームを用いる。
• リソース会計を適用して、誤り耐性のある論理的量子ビットを実現するために必要な物理的量子ビット数と操作数を推定する。
• 高速な操作を可能にする光学的制御を統合し、量子通信や分散型アーキテクチャへの潜在的拡張を可能にする。

実験結果

リサーチクエスチョン

• RQ1 光で制御される量子ドットを用いた、スケーラブルでモジュラーな量子アーキテクチャは、どのように設計できるか？
• RQ2 誤り耐性のある量子計算に表面コードを実装するにあたり、どのような主要なアーキテクチャ的課題が生じるか？
• RQ3 リソース会計とパウリフレーム技術は、物理的量子アーキテクチャにどのように効果的に統合できるか？
• RQ4 2048ビットの数に対するショアの因数分解アルゴリズムを実行するにあたり、システムの推定性能はどの程度か？
• RQ5 半導体プロセス技術は、この量子コンピューティングプラットフォームにおける統合性とスケーラビリティをどの程度実現できるか？

主な発見

• 提案されたアーキテクチャは、局所的かつ最近接の2量子ビットゲートに限定することで、表面コードを用いて誤り耐性を実現し、複雑な制御要件を最小限に抑える。
• リソース会計の結果、物理的量子ビット数と操作数の制限内で、誤り耐性のある論理的量子ビットを実現可能である。
• パウリフレーム技術は、エラー訂正サイクルにおける古典的処理のオーバーヘッドを効果的に低減する。
• 超短パルスによる光学的制御のおかげで高速な動作が可能となり、アルゴリズムの性能に不可欠な高速ゲート操作を実現する。
• 2048ビットの数に対するショアの因数分解アルゴリズムを約1週間で実行可能であり、大規模な量子計算の実用的妥当性を示している。
• 半導体プロセス技術の統合可能性のおかげで、スケーラビリティが確保され、分散型量子アーキテクチャや量子通信ネットワークへの拡張が可能である。