[論文レビュー] A Quantum von Neumann Architecture for Large-Scale Quantum Computing in Systems with Long Coherence Times, such as Trapped Ions

Matthias F. Brandl|arXiv (Cornell University)|Feb 8, 2017

Quantum Computing Algorithms and Architecture被引用数 2

ひとこと要約

本論文は、トラップイオンのような長コherence時間系を用いた大規模量子計算のための量子フォン・ノイマンアーキテクチャを提案する。計算、メモリ、制御に特化したハードウェアを用い、古典的インテル4004にインspiredされた、単一の処理領域、4キュービットパッケージ、32,768キュービットメモリを備えた量子4004プロトタイプを実装し、1キュービット操作が10 μs、2キュービット操作が20 μsの性能を達成。スケーラブルでフェイルセーフな設計原理の有効性を示した。

ABSTRACT

As the size of quantum systems becomes bigger, more complicated hardware is required to control these systems. In order to reduce the complexity, I discuss the amount of parallelism required for a fault-tolerant quantum computer and what computation speed can be achieved in different architectures. To build a large-scale quantum computer, one can use architectural principles, from classical computer architecture, like multiplexing or pipelining. In this document, a Quantum von Neumann architecture is introduced which uses specialized hardware for the different tasks of a quantum computer, like computation or storage. Furthermore, it requires long qubit coherence and the capability to move quantum information between the different parts of the quantum computer. As an example, a Quantum von Neumann architecture for trapped ions is presented which incorporates multiplexing in the memory region for large-scale quantum computation. To illustrate the capability of this architecture, a model trapped ion quantum computer based on Quantum von Neumann architecture, the Quantum 4004, is introduced. Its hardware is optimized for simplicity and uses the classical Intel 4004 CPU from 1971 as a blueprint. The Quantum 4004 has only a single processing zone and is structured in 4 qubit packages. Its quantum memory can store up to 32768 qubit ions and its computation speed is 10 $\mu$s for single qubit operations and 20 $\mu$s for two-qubit operations.

研究の動機と目的

• 大規模量子コンピュータにおけるハードウェアの複雑さを、多重化やパイipelニングといった古典的コンピュータアーキテクチャの原則を応用することで低減すること。
• トラップイオンのような長コヒーレンス時間を持つ系において、フェイルセーフな量子計算を可能にすること。
• 計算、メモリ、制御に特化したコンponentsを備えたスケーラブルな量子アーキテクチャを設計すること。
• 古典的インテル4004CPUに基づくプロトタイプ、量子4004を通じて実現可能性を示すこと。

提案手法

• 大規模量子システムにおける複雑さを管理するために、多重化やパイipelニングといった古典的コンピュータのアーキテクチャ原則を採用する。
• 計算、量子メモリ、古典的制御に専用のハードウェアユニットを備えた量子フォン・ノイマンアーキテクチャを設計する。
• コンポーネント間でのキュービットの移動を実装し、分散型量子処理とメモリアクセスを可能にする。
• 長コヒーレンス時間とスケーラブルな量子メモリおよびゲート操作に適しているため、物理的キュービットとしてトラップイオンを用いる。
• 制御とスケーラビリティを簡素化するため、4キュービット処理パッケージと集中型処理領域を備えた量子4004を構造化する。
• 1971年のインテル4004CPUアーキテクチャを模倣することで、ハードウェアの単純化を最適化する。

実験結果

リサーチクエスチョン

• RQ1 どのようにして古典的コンピュータアーキテクチャの原則を大規模量子計算における複雑さの低減に適応できるか？
• RQ2 長コヒーレンス時間系におけるフェイルセーフな量子計算に必要な並列性と計算速度の水準は何か？
• RQ3 専用ハードウェアコンponentsを備えた量子フォン・ノイマンアーキテクチャは、トラップイオンにおけるスケーラブルな量子計算を可能にするか？
• RQ4 量子4004のようなプロトタイプは、最小限のハードウェアオーバーヘッドでどのようにスケーラビリティとパフォーマンスを達成するのか？

主な発見

• 量子4004プロトタイプは、1キュービット操作を10 μs、2キュービット操作を20 μsで実行し、実用的な計算速度を実現した。
• このアーキテクチャは、最大32,768キュービットの量子メモリをサポートし、大規模量子計算を可能にした。
• メモリ領域における多重化の使用により、キュービットの保存とアクセスの効率的スケーリングが可能になった。
• キュービットの長コヒーレンス時間を活用することで、誤り率が低下し、フェイルセーフ性が向上した。
• インテル4004にインspiredされた古典的制御論理の統合により、簡素化されスケーラブルなハードウェア制御フレームワークが実現された。