[論文レビュー] A Race Track Trapped-Ion Quantum Processor

Steven A. Moses, Charles H. Baldwin+94 more|arXiv (Cornell University)|May 5, 2023

Quantum Information and Cryptography参考文献 109被引用数 19

ひとこと要約

この論文は32量子ビットのレーストラック形の trapped-ion QCCD量子処理装置（H2）を導入し、システムレベルのベンチマーク（QV=2^16、ミラーベンチ、RCS）を示し、スケーラビリティのアップグレードを論じる。

ABSTRACT

We describe and benchmark a new quantum charge-coupled device (QCCD) trapped-ion quantum computer based on a linear trap with periodic boundary conditions, which resembles a race track. The new system successfully incorporates several technologies crucial to future scalability, including electrode broadcasting, multi-layer RF routing, and magneto-optical trap (MOT) loading, while maintaining, and in some cases exceeding, the gate fidelities of previous QCCD systems. The system is initially operated with 32 qubits, but future upgrades will allow for more. We benchmark the performance of primitive operations, including an average state preparation and measurement error of 1.6(1)$\times 10^{-3}$, an average single-qubit gate infidelity of $2.5(3)\times 10^{-5}$, and an average two-qubit gate infidelity of $1.84(5)\times 10^{-3}$. The system-level performance of the quantum processor is assessed with mirror benchmarking, linear cross-entropy benchmarking, a quantum volume measurement of $\mathrm{QV}=2^{16}$, and the creation of 32-qubit entanglement in a GHZ state. We also tested application benchmarks including Hamiltonian simulation, QAOA, error correction on a repetition code, and dynamics simulations using qubit reuse. We also discuss future upgrades to the new system aimed at adding more qubits and capabilities.

研究の動機と目的

• スケーラブルなQCCD量子計算のための新しいレーストラック幾何学トラップ設計を実証する。
• ゲート、測定、輸送、メモリ誤差にわたるH2プロセッサの基本操作とシステムレベルの性能をベンチマークする。
• ハミルトニアンシミュレーション、QAOA、誤り訂正デモ、量子ビット再利用によるダイナミクスなど、アプリケーションに関連する性能を評価する。
• システムレベルのベンチマーク（ミラーベンチ、量子体積、ランダム回路サンプリング）を評価し、大規模回路能力を定量化する。
• 量子ビット数と機能拡張を増やすことを目指した今後のハードウェアアップグレードについて議論する。

提案手法

• RFトンネル、電極放送、およびMOTロードによるトラップ設計を説明し、ロードレートを改善し制御の複雑さを低減する。
• DGゲートゾーンによる量子ゲートとSPAMのQCCD操作を実装し、Mølmer–Sørensen 2量子ビットゲートと1量子ビットラッパー・パルスを使用する。
• DC制御線を最小化し、スケーラブルな量子ビット輸送を実現するためにコンベヤーベルト型電極放送を用いる。
• 171Yb+と138Ba+イオンの2D MOTベースのロードと状態初期化のための光ポンピングを採用する。
• 包括的なコンポーネントベンチマーク（SPAM、1Q/2Q RB、リーク、クロストーク）およびシステムレベルのベンチマーク（MB、QV、RCS）を提供する。
• フィードフォワードと誤り訂正シミュレーションのためのリアルタイム古典計算を伴うOpenQASM 2.0/QIRワークフローを活用する。

実験結果

リサーチクエスチョン

• RQ1 このレーストラックQCCD幾何学における達成可能なゲート忠実度とSPAM誤差率はどの程度か？
• RQ2 H2プラットフォームはゲート性能と輸送効率を維持しつつ、量子ビット数をどうスケールさせることができるか？
• RQ3 システムレベルのベンチマーク（MB、QV、RCS）はこのアーキテクチャで高深さの回路を32量子ビットで達成できるか？
• RQ4 輸送、 memory、ゲーティング中の支配的な誤り源は何で、量子ビット数とともにどのようにスケールするか？
• RQ5 クラシカル-量子の相互作用はこのセットアップでリアルタイムの意思決定と誤り訂正をどの程度効果的にサポートできるか？

主な発見

• 平均状態準備および測定誤差: 1.6(1) × 10^-3.
• 平均単一量子ビットゲートインフィデリティ: 2.5(3) × 10^-5.
• 平均2量子ビットゲートインフィデリティ: 1.84(5) × 10^-3.
• システムレベルのベンチマークは量子体積がQV = 2^16までであることを示す。
• GHZ状態での32量子ビットエンタングルメントの生成を実証。
• ミラーベンチはN=32での2Qゲートあたりの有効誤差ε_eff^2Q ≈ 2.6(2) × 10^-3を示し、量子ビット数とともに増加しない。
• QRCベンチマークにはQV=2^16、MB、RCSが含まれ、線形クロスエントロピーファイデリティ測定を伴う。
• ハミルトニアンシミュレーション、QAOA、および量子ビット再利用を伴う誤り訂正デモを実証し、スケーラビリティアップグレードについて議論した。