[論文レビュー] Challenges in Scaling-up the Control Interface of a Quantum Computer

D. J. Reilly|arXiv (Cornell University)|Dec 11, 2019

Quantum Computing Algorithms and Architecture参考文献 17被引用数 12

ひとこと要約

この論文は、大規模な量子コンピュータにおけるスケーラビリティの課題を克服するため、ミリケルビン領域に制御および読み出し電子回路を直接統合する、クローブ・CMOS（cryo-CMOS）ベースの量子古典インターフェースアーキテクチャを提案する。超低消費電力のクローブ・CMOS回路による消費電力の最小化と、周波数多重化による多数並列のキュービット読み出しを実現することで、熱的負荷とケーブル接続の複雑さを低減しつつ、数千キュービットのスケーラブルな制御を可能にする。

ABSTRACT

Challenges at the quantum-classical interface are examined with the goal of architecting a scaled-up quantum computer comprising many thousands of qubits in the solid-state. Separating the distinct sub-systems of the interface that perform readout and control, general arguments are given for why distributing the components of these sub-systems over significant distances and across large temperature gradients presents a major challenge to scaling-up the technology. Largely addressing these issues, an architecture for the interface that leverages cryo-CMOS circuits proximal to the quantum plane is motivated in addition to protocols that enable massively parallel readout of qubits via frequency multiplexing.

研究の動機と目的

• 量子系がNISQ時代のプロトタイプを越えて拡大するに伴い、量子古典インターフェース（QCI）におけるスケーラビリティのボトルネックを解消すること。
• 極端な温度勾配を越えて動作する大規模かつ分散型の制御および読み出しシステムに起因する課題を克服すること。
• ミリケルビン温度での制御電子回路の統合を可能にするために、冷却能力に制限がある状況下でも十分に低い消費電力で動作するようにすること。
• 周波数多重化を用いて多数並列のキュービット読み出しを実現し、I/Oのオーバーヘッドを最小限に抑えること。
• スケーラブルで低ノイズな動作を実現するため、クローブ・CMOS回路と量子プロセッサプレーンを密に統合したアーキテクチャを開発すること。

提案手法

• ミリケルビン温度で動作するクローブ・CMOS回路を活用し、量子チップ上で直接制御信号を生成・管理すること。
• 複数のキュービット読み出し信号を1本の伝送路に多重化することで、必要な接続数を削減する周波数多重化を実装すること。
• 低温環境下で正確なマイクロ波信号を生成するためのダイレクト・デジタル合成（DDS）を採用し、その後に低温増幅と室温でのADC取得を実施すること。
• 従来のマクロスケール配線と比較して、I/O密度と信頼性を向上させるために、チップスタックとC4接続技術を適用すること。
• 消費電力の最小化のため、$ P = CV^2f $ の式を応用し、キャパシタンス、電圧ヘッドルーム、クロック周波数の低減に注力すること。
• 4Kマイクロコントローラーを用いて制御論理を統合し、トリガー制御、クロック管理、コマンドバッファリングを統合的に制御することで同期動作を実現すること。

実験結果

リサーチクエスチョン

• RQ1 何千ものキュービットをサポートするにあたり、過大な熱的負荷とケーブル接続の複雑さを伴わずに、量子古典インターフェースをどのようにスケーリングできるか。
• RQ2 ミリケルビン温度での制御電子回路統合に起因する主な消費電力の課題は何か。また、それらをどのように緩和できるか。
• RQ3 大規模な量子プロセッサにおいて、周波数多重化が何らかの読み出しライン数をどの程度削減できるか。
• RQ4 クローブ・CMOS回路は、トポロジカルキュービットのオンチップ制御を可能にするのに十分な性能と消費電力効率を達成できるか。
• RQ5 分散型で高温で動作する制御システムから、密に統合されたオンチップソリューションに移行するにあたり、どのようなアーキテクチャ的転換が必要か。

主な発見

• クローブ・CMOS回路は、100 mKでの利用可能な冷却能力に適合するほど低い消費電力で動作可能に設計できる。
• 周波数多重化により、1本の伝送路を介して複数のキュービットの並列読み出しが可能となり、I/Oの複雑さが顕著に低減される。
• ミリケルビン領域に制御および読み出し電子回路を統合することで、分散型アーキテクチャと比較して、熱的負荷とクロストークが顕著に低減される。
• チップスタックとC4接続技術は、量子システムの接続に用いられる従来のケーブルハーネスとは対照的に、スケーラブルで高密度な代替手段を提供する。
• 提示されたアーキテクチャは、詳細な解析とクローブ・CMOSプロトタイピングを通じて、数千のトポロジカルキュービットの制御および読み出しを可能にする。
• ノークローニング定理と量子ファンアウトの欠如により、I/O信号数はキュービット数に比例して増加する必要があるため、スケーラビリティを実現するには多重化技術が不可欠である。