[論文レビュー] Charge-based silicon quantum computer architectures using controlled single-ion implantation

Andrew S. Dzurak, Lloyd C. L. Hollenberg+14 more|arXiv (Cornell University)|Jun 11, 2003

Quantum and electron transport phenomena参考文献 32被引用数 8

ひとこと要約

本論文では、制御された単一イオンインプラントを用いて、20 nm未塔の精度でリン供与体原子を配置する、電荷ベースのケイ素量子コンピュータアーキテクチャを提案する。2つのリン原子（約50 nm隔てて配置）から作られる二重井戦いポテンシャルにより、電子の空間状態が量子ビットとして符号化され、二重RF単一電子トランジスタと電圧制御ゲートを用いて高速でノイズに強く耐性のある読み出しとユニバーサルなゲート操作が実現される。

ABSTRACT

We report a nanofabrication, control and measurement scheme for charge-based silicon quantum computing which utilises a new technique of controlled single ion implantation. Each qubit consists of two phosphorus dopant atoms ~50 nm apart, one of which is singly ionized. The lowest two energy states of the remaining electron form the logical states. Surface electrodes control the qubit using voltage pulses and dual single electron transistors operating near the quantum limit provide fast readout with spurious signal rejection. A low energy (keV) ion beam is used to implant the phosphorus atoms in high-purity Si. Single atom control during the implantation is achieved by monitoring on-chip detector electrodes, integrated within the device structure, while positional accuracy is provided by a nanomachined resist mask. We describe a construction process for implanted single atom and atom cluster devices with all components registered to better than 20 nm, together with electrical characterisation of the readout circuitry. We also discuss universal one- and two-qubit gate operations for this architecture, providing a possible path towards quantum computing in silicon.

研究の動機と目的

• 制御された単一イオンインプラントを用いた、ケイ素ベース量子コンピュータのスケーラブルでトップダウンなプロセスの開発。
• 表面制御ゲートや読み出しデバイスに対して、リン供与体原子の正確かつ単一原子レベルでの配置という、極めて重要な課題の解決。
• すべてのデバイス部品の20 nm未塔の登録を達成することで、ケイ素における電荷ベースの量子ビット操作の実現。
• 電圧パルスと二重RF単一電子トランジスタを用いて、ユニバーサルな1量子ビットおよび2量子ビットゲート操作への道筋の提示。
• 統合されたオンチップ検出電極と低ノイズ測定技術により、不要信号の抑制を図り、高精度な量子ビット読み出しを実現。

提案手法

• 低エネルギー（keV）イオンビームインプラントを用いて、高純度ケイ素基板にリン原子を導入する。
• デバイス構造内にオンチップ検出電極を統合し、イオンインプラントをリアルタイムでモニタリング・制御する。
• ナノマシン加工されたレジストマスクを用いて、供与体配置の位置精度を20 nm未塔に達成する。
• 2つのリン供与体（約50 nm隔てて配置）を用い、片方が単一イオン化されている状態で二重井戦いポテンシャルを形成し、論理的量子ビット状態を定義する。
• 表面ゲート（BゲートおよびSゲート）を用いて、障壁高さとポテンシャルの対称性を制御し、量子ビットの操作を可能にする。
• 量子限界近くで動作する二重RF単一電子トランジスタを用いて、高速で高感度な電荷読み出しとノイズ抑制を実現する。

実験結果

リサーチクエスチョン

• RQ1 制御された単一イオンインプラントは、表面ゲートや読み出しデバイスに対して20 nm未塔の登録を達成できるか？
• RQ2 二重RF単一電子トランジスタは、ケイ素における単一電子電荷状態の高速でノイズに強く耐性のある読み出しに実用的か？
• RQ3 ケイ素における二重供与体系に電圧パルスを適用することで、ユニバーサルな1および2量子ビットゲート操作を実装できるか？
• RQ4 電荷ベースのSi:P量子ビットにおける主要なデコherence要因は何か。それらは、コherentなゲート操作を可能にするように緩和可能か？
• RQ5 プロセスが信頼性高く、界面準位密度が低いデバイスを製造でき、量子ビットのコherenceを維持できるか？

主な発見

• プロセスにより、部品の登録精度が20 nm未塔に達しており、制御ゲートや読み出し電極に対してリン供与体の正確な配置が可能である。
• デバイス構造内に統合されたオンチップ検出電極を用いて、制御された単一イオンインプラントが実証され、イオン到着のリアルタイムモニタリングが可能となった。
• 電荷量子ビットは、2つのリン原子が形成する二重井戦いポテンシャルにおける電子の空間状態によって定義され、論理状態|0⟩と|1⟩はそれぞれ左寄りおよび右寄りの局在に対応する。
• 二重RF単一電子トランジスタは、不要信号の抑制を伴い、量子限界に達する高速で高感度な読み出しを実現し、単一電荷検出が可能である。
• 計算されたゲート操作時間は約50 psであり、スピンベースのSi:P量子ビットの約1 μsの操作時間と比較して顕著に高速である。
• フォノンおよびジョンソンノイズによるデコherenceは、数マイクロ秒のオーダーで推定され、ゲート操作時間よりも著しく上回っているため、ゲート操作に十分なコherenceが保証されると考えられる。