[論文レビュー] Constant-optimized quantum circuits for modular multiplication and exponentiation

Igor L. Markov, Mehdi Saeedi|arXiv (Cornell University)|May 1, 2012

Quantum Computing Algorithms and Architecture参考文献 25被引用数 80

ひとこと要約

この論文では、漸近的複雑性ではなく実用的効率を重視して、モジュラ乗算および指数演算の定数最適化量子回路を提示する。アーキテクチャに余剰なアーキテクチャを活用できる場合、コンパクトな回路の探索を最短経路問題にモデル化することで、特に小規模な量子実験において顕著な定数因子および加法的改善が得られる。これは、最悪計算量がΘ(n²)のまま変わらない。

ABSTRACT

Reversible circuits for modular multiplication Cx%M with x < M arise as components of modular exponentiation in Shor's quantum number-factoring algorithm. However, existing generic constructions focus on asymptotic gate count and circuit depth rather than actual values, producing fairly large circuits not optimized for specific C and M values. In this work, we develop such optimizations in a bottom-up fashion, starting with most convenient C values. When zero-initialized ancilla registers are available, we reduce the search for compact circuits to a shortest-path problem. Some of our modular-multiplication circuits are asymptotically smaller than previous constructions, but worst-case bounds and average sizes remain Θ(n2). In the context of modular exponentiation, we offer several constant-factor improvements, as well as an improvement by a constant additive term that is significant for few-qubit circuits arising in ongoing laboratory experiments with Shor's algorithm.

研究の動機と目的

• 特定のCおよびMの値に特化した、実用的で定数最適化されたモジュラ乗算Cx%M用の量子回路を開発すること。
• 現実の量子ハードウェアにおけるゲート数や深さを最小限に抑えることではなく、漸近的性能に重点を置いた既存の量子回路設計におけるギャップを埋めること。
• Shorのアルゴリズムで使用されるモジュラ指数演算回路の効率を、定数因子と加法的項の削減によって向上させること。
• 限られたキュービット数とゲート忠実度を有する現在および近い将来の量子コンピュータにおいて、Shorのアルゴリズムのより現実的な実装を可能にすること。

提案手法

• ゼロ初期化されたアーキテクチャを活用して、コンパクトな量子回路の探索を最短経路問題に変換すること。
• 動的計画法またはグラフ探索技術を用いて、固定されたCおよびMに対して最小のゲート数を持つ回路構成を探索すること。
• Cの値が最も便利な順に、下から上へモジュラ乗算回路を構築し、効率的な構成要素を構築すること。
• これらの最適化されたモジュラ乗算回路を、全体のリソースオーバーヘッドを低減するためのモジュラ指数演算回路のサブルーチンとして適用すること。
• 特に少数キュービット系において重要な、ゲート数および回路深さにおける定数因子と加法的項の最小化に注力すること。
• Shorの因数分解などの量子アルゴリズムとの互換性を保つために、回路設計全体を通して可逆性とユニタリティを維持すること。

実験結果

リサーチクエスチョン

• RQ1 CおよびMの特定の値に対して、漸近的挙動ではなく、量子回路のモジュラ乗算をどのように最適化できるか？
• RQ2 モジュラ乗算回路におけるゲート数および回路深さの定数因子と加法的項の削減は、どの程度達成可能か？
• RQ3 これらの最適化は、小規模な量子システムにおけるShorのアルゴリズムのモジュラ指数演算回路の効率をどの程度向上させられるか？
• RQ4 アーキテクチャが利用可能な場合、コンパクトな回路の探索を効果的に最短経路問題としてモデル化できるか？
• RQ5 実用的で近い将来の量子コンputing状況において、最適化された回路は、一般の構成と比較してサイズと深さでどの程度優れているか？

主な発見

• 提案手法により、特に小規模な実装において顕著な効果を発揮する、モジュラ乗算回路におけるゲート数および回路深さの定数因子が低減された。
• ゼロ初期化されたアーキテクチャの活用により、回路探索を最短経路問題に再定式化でき、よりコンパクトな解決策が得られた。
• 得られた一部のモジュラ乗算回路は、既存の構成よりも漸近的にも小さくなったが、最悪ケースおよび平均ケースのスケーリングは依然としてΘ(n²)のままだった。
• モジュラ指数演算回路は、定数因子の低減と加法的改善の両方の恩恵を受け、現在の研究室実験で使用される少数キュービット系において顕著な効果を示した。
• リソースオーバーヘッドを最小限に抑えることで、近い将来の量子ハードウェアにおけるShorのアルゴリズムのより効率的で実用的な実装を可能にした。