[論文レビュー] Importance of Diagonal Gates in Tensor Network Simulations

Danylo Lykov, Yuri Alexeev|arXiv (Cornell University)|Jun 29, 2021

Quantum Computing Algorithms and Architecture参考文献 16被引用数 4

ひとこと要約

本稿では、量子近似最適化アルゴリズム（QAOA）回路のテンソルネットワークシミュレーションを著しく高速化する2つの最適化技術——対角ゲート表現とZZゲート簡略化——を導入する。テンソルネットワークを対角ゲートの性質を活用する形に再構築し、ZZゲートを分解することで、最大1000万倍の高速化を達成し、スーパーコンピュータ上での実行で、p=2からp=5へのシミュレーション深さの拡張、および180量子ビットから244量子ビットへの量子ビット数の増加を実現した。これは、量子優位性ベンチマークのスケーラビリティを顕著に向上させる。

ABSTRACT

In this work we present two techniques that tremendously increase the performance of tensor-network based quantum circuit simulations. The techniques are implemented in the QTensor package and benchmarked using Quantum Approximate Optimization Algorithm (QAOA) circuits. The techniques allowed us to increase the depth and size of QAOA circuits that can be simulated. In particular, we increased the QAOA depth from 2 to 5 and the size of a QAOA circuit from 180 to 244 qubits. Moreover, we increased the speed of simulations by up to 10 million times. Our work provides important insights into how various techniques can dramatically speed up the simulations of circuits.

研究の動機と目的

• テンソルネットワークによる量子回路シミュレーションにおける計算およびメモリのボトル neck を解消すること、特にQAOAのような変分量子アルゴリズムに焦点を当てる。
• テンソルネットワーク構造の最適化を通じて、大規模量子回路の古典的シミュレーションの効率を向上させること。
• 従来の古典的ハードウェアでは実現が困難だった、より深く大きなQAOA回路のシミュレーションを可能にすること。
• 収縮幅と計算コストを低減する実用的で実装可能な技術を提供すること。

提案手法

• 著者らは、QTensorシミュレータにおいてテンソルネットワーク収縮アプローチを実装し、MaxCut問題を対象としたQAOA回路に焦点を当てる。
• 量子進化をモデル化するためにフェファノフ経路形式を適用し、回路進化のテンソルネットワーク表現を導出する。
• 単一および2量子ビットゲートを対角基底に再表現する対角ゲート最適化技術を導入し、テンソルランクと収縮複雑性を低減する。
• ZZ型エンタングルゲートを対角操作のシーケンスとして表現することで、ネットワーク内の非スパーステンソルの数を削減する。
• 最適化パイプラインにより、収縮幅が低いよりコンactなテンソルネットワークに回路を変換し、より高速な収縮順序探索を可能にする。
• ベンチマークには、ランダムな3正則グラフ上のQAOA回路を用い、FLOPsとメモリ使用量を指標に性能を測定する。

Figure 2: Line graphs of tensor networks for calculating QAOA ansatz state using different optimizations. “Default” and “diagonal” show line graphs of tensor network for the circuit shown in Figure 1 , using a full-matrix gates and diagonal gates approach, respectively. “ZZ gates + diagonal” is obta

実験結果

リサーチクエスチョン

• RQ1 大規模QAOA回路のシミュレーションにおけるテンソルネットワーク収縮効率をどのように向上させられるか？
• RQ2 対角ゲート表現がテンソルネットワークの複雑性とシミュレーションコストにどの程度の低減効果をもたらすか？
• RQ3 ZZゲート簡略化と対角ゲート最適化を組み合わせることで、量子回路シミュレーションに顕著な高速化を達成できるか？
• RQ4 古典的ハードウェア上での最適化テンソルネットワーク技術を用いて、最大どの程度の回路深さと量子ビット数をシミュレートできるか？
• RQ5 これらの最適化は、回路サイズと深さの増加に伴い、どのようにスケーリングするか？

主な発見

• 対角ゲート最適化のみでも、テンソルネットワークの収縮幅が低減され、より大きな回路のシミュレーションが可能となり、特に深さの大きい回路で顕著な性能向上が得られた。
• 対角ゲート表現とZZゲート簡略化を組み合わせることで、最大1000万倍の高速化が達成され、p=5のQAOA回路において顕著な性能向上が得られた。
• スーパーコンピュータ上でのQAOA深さpは2から5に拡張され、量子優位性ベンチマークの実行範囲が著しく拡大された。
• スーパーコンピュータ上でのシミュレーション可能量子ビット数は180から244に増加した。小規模なインスタンスについてはラップトップでも結果の検証が行われた。
• 最適化技術によりメモリ要件が低減され、大規模QAOA回路における単一振幅評価の効率的シミュレーションが可能になった。
• 性能向上は回路サイズに比例してスケーリングする傾向にあり、対角ゲート最適化は、より大規模で複雑な回路において、相対的に大きな利点をもたらすことが示された。

Figure 3: Number of FLOPs to calculate a single amplitude of QAOA ansatz state for MaxCut using a different number of QAOA iterations. Each line shows a combination of optimization techniques, with “diagonal + ZZ gates” being the most advanced one. The shaded region shows 1- $\sigma$ interval over 5