[論文レビュー] Leveraging Secondary Storage to Simulate Deep 54-qubit Sycamore Circuits

Edwin Pednault, John A. Gunnels+3 more|arXiv (Cornell University)|Oct 21, 2019

Quantum Computing Algorithms and Architecture参考文献 19被引用数 128

ひとこと要約

この論文は secondary-storage ベースのテンソルネットワークシミュレーションを精練し、Summit で深さ 53-および 54-量子ビット Sycamore 回路を実行できるようにし、高忠実度の振幅と詳細な実行時間推定を達成する。

ABSTRACT

In a recent paper, we showed that secondary storage can extend the range of quantum circuits that can be practically simulated with classical algorithms. Here we refine those techniques and apply them to the simulation of Sycamore circuits with 53 and 54 qubits, with the entanglement pattern ABCDCDAB that has proven difficult to classically simulate with other approaches. Our analysis shows that on the Summit supercomputer at Oak Ridge National Laboratories, such circuits can be simulated with high fidelity to arbitrary depth in a matter of days, outputting all the amplitudes.

研究の動機と目的

• 深い量子回路の古典的シミュレーションのリーチを secondary storage を用いて拡張する。
• contraction deferral と tensor slicing を Sycamore ABCDCDAB パターンに適用する。
• ディスク I/O とノード間通信を最小化するスケーラブルなシミュレーション戦略を開発する。
• Summit での 53/54-量子ビット回路のシミュレーションの時間とリソース推定を提供する。

提案手法

• 量子回路をテンソルネットワークとして表現し、ハイパーエッジ表現を用いて分離可能なテンソルを特定する。
• contraction deferral を用いて非隣接テンソルの収縮を可能にし、メモリ使用量を削減する。
• 回路をサブ回路およびサブサブ回路に分割し、サブ部のシュレディンガー進化でシミュレートする。
• テンソルスライシングを適用してインデックスを固定し、一次/二次ストレージアクセスを整理する。
• メモリを超える状態を管理するためにテンソルスライスをディスクに保存・ストリームする。
• ゲートを 5-量子ビット kernels に集約して性能モデルを単純化し、既存のベンチマークを活用する。

実験結果

リサーチクエスチョン

• RQ1 secondary storage は深さ 53/54-qubit Sycamore 回路の古典的実現可能性の境界を拡張できるか？
• RQ2 どのような分割、スライシング、デフォerral 戦略が高忠実度の実現可能なシミュレーションを可能にするか？
• RQ3 Summit で ABCDCDAB-pattern 回路をシミュレーションする際の推定実行時間とストレージ要件は？
• RQ4 ディスク I/O、ソケット間通信、テンソル収縮が全体コストにどう影響するか？

主な発見

• Summit で提案された戦略は、53-および54-量子ビット Sycamore 回路を任意の深さまで高忠実度でシミュレートし、すべての振幅を出力できる。
• 20 サイクル回路では、すべての振幅をディスクに保存した場合の推定実行時間は、53-quantum で 2.55 days、54-quantum で 5.80 days。
• ディスクストレージ要件は、53-qubit 回路で 64 PiB、54-qubit 回路で 128 PiB で、いずれも Summit の 250 PiB 容量内。
• ディスク用 45-qubit スライスと再帰的分割を用いて、8,192 ソケット全体の計算・通信コストを管理する。
• ゲート集約（最大 5-量子ビット kernels）と bristle-brush 収束戦略が収束コストと FLOP 率推定の基盤となる。
• アプローチは深さ（10–36 サイクル）全体で一般化され、実行時間は回路深さにほぼ線形で増加する。