[論文レビュー] Optimizing T gates in Clifford+T circuit as $π/4$ rotations around Paulis

Fang Zhang, Jianxin Chen|arXiv (Cornell University)|Mar 29, 2019

Quantum Computing Algorithms and Architecture被引用数 7

ひとこと要約

本稿は、Tゲートをクリフォード操作で共役されたものとして、パウリ演算子周りのπ/4回転とみなすことで、交換関係を用いた効率的なキャンセルを可能にする、新しいクリフォード+T回路最適化技術を提案する。この手法は、CNOT数を増加させることなく、最大71.43%、平均42.67%のTカウント削減を達成し、先行研究を上回る。また、他の最適化ツールで既に最適化された回路に対しても後処理として適用可能であり、Tゲートのオーバーヘッドをさらに低減できる。

ABSTRACT

In this work, we introduce a new circuit optimization technique to reduce the number of T gates in Clifford+T circuits by treating T gates conjugated by Clifford gates as $\fracπ{4}$-rotations around Pauli operators. The tested benchmarks shows up to $71.43\%$ and an average $42.67\%$ reduction in T-count, both surpass the best performance reported. The worst case complexity of our algorithm is $O(nk^2)$ where $n$ is the number of qubits and $k$ is the number of T gates in the original Clifford+T circuit.

研究の動機と目的

• フォールトトレラント量子計算における主要なコスト指標であるTカウントを低減すること。
• アダマールゲートの特別扱いを避けるなど、すべてのクリフォードゲートを一様に扱う統一的な手法を開発すること。
• CNOT数などの他の回路指標を維持または改善しつつ、顕著なTカウント削減を達成すること。
• 他のツールで既に最適化された回路に対しても適用可能な多項式時間の最適化アルゴリズムを提供すること。

提案手法

• 各Tゲートをクリフォード操作で共役されたものとして、R(±P)表記を用いてパウリ演算子周りのπ/4回転として表現する。
• パウリ演算子とTゲートの間の交換関係を活用し、Tゲートのペアを特定・キャンセルする。
• 回路を一連のπ/4回転として処理する体系的なキャンセレーション手順を適用し、回路のユニタリ性を損なわずにTカウントを削減する。
• n（キュービット数）とk（元のTゲート数）を用いて、最悪計算量O(nk²)の多項式時間アルゴリズムを用いる。
• CNOT数の増加を避けるために、CNOTのオーバーヘッドを増加させる回路再合成を回避することで、最適化中にCNOT数を維持する。
• 他のツールで事前に最適化された回路に対しても、後処理として本手法を適用し、さらなるTカウント低減を実現する。

実験結果

リサーチクエスチョン

• RQ1 Tゲートをパウリ演算子周りのπ/4回転とみなすことで、Tゲートの削減を顕著に改善できるか？
• RQ2 アダマールゲートの特別扱いを避ける統一的なクリフォードゲートの取り扱いが、より良いTカウント削減をもたらすか？
• RQ3 CNOT数を増加させることなくTカウントを削減でき、他の回路効率指標を維持できるか？
• RQ4 他のツールで事前に最適化された回路に対しても、反復的に最適化を適用することでさらなる向上が得られるか？

主な発見

• 提案手法は、ベンチマーク回路において最大71.43%のTカウント削減を達成し、これまで報告されたすべての結果を上回る。
• 平均して42.67%のTカウント削減を達成し、T-par や TOpt などの既存ツールを著しく上回る。
• 他の最適化ツールとは異なり、本手法ではCNOT数が増加しない。一部のベンチマークでは、他のツールでCNOT数が142.30%増加する一方、本手法では増加がない。
• O(nk²)の時間で実行されるため、中程度のTゲート数を有する回路に対してもスケーラブルである。
• 後処理としての適用が可能であり、他のツールで事前に最適化された回路に対してもさらなるTカウント低減が可能である。
• ZXダイアグラムと位相トランスポートを用いた同時期の手法と一致する大きさの結果が得られ、本手法の堅牢性および広範な適用可能性を示している。