[論文レビュー] Reducing Quantum Cost in Reversible Toffoli Circuits

Marek Szyprowski, Paweł Kerntopf|arXiv (Cornell University)|May 29, 2011

Quantum Computing Algorithms and Architecture参考文献 26被引用数 29

ひとこと要約

本論文では、最近開発された最小ゲート数合成ツールを活用することで、4ビットの可逆 Toffoli 回路における量子コスト（QC）を低減する手法を提示する。ベンチマークおよび既に発表済みの設計にこのツールを適用することで、最大74％の量子コスト削減を達成し、量子計算応用における可逆論理合成の効率を顕著に向上させる。

ABSTRACT

Recently, reversible circuit synthesis has been intensively studied. One of the problems that has not been solved for a long time was exact minimization of gate count (GC) in 4-bit circuits. Finally, last year a tool of practical usage for finding optimal gate count Toffoli networks for any 4-variable function was developed. However, not much work has been done yet on exact minimization of quantum cost (QC) in 4-bit circuits. This paper presents an application of the above mentioned tool to reducing QC of 4-bit reversible circuits. It is shown that for benchmarks and for designs taken from recent publications it is possible to obtain savings in QC of up to 74% comparing with previously known circuits.

研究の動機と目的

• 4ビットの可逆 Toffoli 回路における量子コスト（QC）の正確な最小化手法の欠如に対処すること。
• 新しく開発された最適なゲート数合成ツールを応用し、実用的な可逆回路設計におけるQCを低減すること。
• 最近の文献から得た実際のベンチマークおよび回路において、QC低減の有効性を評価すること。
• 可逆論理実装における量子コスト効率の顕著な向上を示すこと。

提案手法

• 任意の4変数ブール関数に対して最適なゲート数 Toffoli ネットワークを生成できる、最近開発されたツールの活用。
• 既存の可逆回路ベンチマークおよび発表済み設計にこのツールを適用し、最小ゲート数で再合成すること。
• ゲートの順序および構造の最適化を通じて、最小ゲート数回路を低量子コスト実装に変換すること。
• 新しい回路と以前に発表された設計との比較により、量子コストの削減を評価すること。
• 標準ベンチマークおよびカスタム設計を含む、多様な4ビット可逆回路における量子コスト低減の体系的分析。

実験結果

リサーチクエスチョン

• RQ1 最適なゲート数合成ツールの適用が、4ビットの可逆 Toffoli 回路における量子コストの顕著な低減をもたらすか。
• RQ2 このアプローチを用いることで、ベンチマークおよび発表済みの可逆回路における量子コストをどの程度まで低減できるか。
• RQ3 本手法で合成された回路の量子コストは、従来の既知の実装と比べてどのように異なるか。
• RQ4 最適なゲート数合成を用いることで、4ビット可逆回路における最大の量子コスト低減はどの程度達成可能か。

主な発見

• 提案手法により、4ビットの可逆 Toffoli 設計における従来の回路と比較して、最大74％の量子コスト低減が達成された。
• 複数のベンチマークおよび発表済み設計において、一貫して顕著な量子コスト削減が観察された。
• 最適なゲート数合成の適用により、ゲート数を増加させることなく、量子コスト効率の大幅な向上が可能となった。
• 結果から、4ビット回路において、最適なゲート数合成と組み合わせた量子コスト最小化が実現可能で、極めて有効であることが示された。