[論文レビュー] Probing single electrons across 300 mm spin qubit wafers

Samuel F. Neyens, Otto Zietz+28 more|arXiv (Cornell University)|Jul 10, 2023

Quantum and electron transport phenomena参考文献 62被引用数 6

ひとこと要約

本論文は、1.6 Kで全スピンキュービットウェーパーにわたる単電子遷移を高スループットで自動化して測定可能な低温300 mmウェーパープローバーを提示する。この手法により、CMOS互換性を持つSi/SiGeヘテロ構造スピンキュービットにおいて、低プロセスばらつきと高収率が明らかとなり、誤り耐性量子計算に不可欠なスケーラブルなテストが実現された。

ABSTRACT

Building a fault-tolerant quantum computer will require vast numbers of physical qubits. For qubit technologies based on solid state electronic devices, integrating millions of qubits in a single processor will require device fabrication to reach a scale comparable to that of the modern CMOS industry. Equally importantly, the scale of cryogenic device testing must keep pace to enable efficient device screening and to improve statistical metrics like qubit yield and voltage variation. Spin qubits based on electrons in Si have shown impressive control fidelities but have historically been challenged by yield and process variation. Here we present a testing process using a cryogenic 300 mm wafer prober to collect high-volume data on the performance of hundreds of industry-manufactured spin qubit devices at 1.6 K. This testing method provides fast feedback to enable optimization of the CMOS-compatible fabrication process, leading to high yield and low process variation. Using this system, we automate measurements of the operating point of spin qubits and probe the transitions of single electrons across full wafers. We analyze the random variation in single-electron operating voltages and find that the optimized fabrication process leads to low levels of disorder at the 300 mm scale. Together these results demonstrate the advances that can be achieved through the application of CMOS industry techniques to the fabrication and measurement of spin qubit devices.

研究の動機と目的

• 半導体量子デバイスのスケーリングにおける顕著なボトル neck を解消し、CMOS製造と同等の規模でウェーパースケールの低温テストを可能にする。
• 産業的かつCMOS互換性のあるプロセスとテスト手法を適用することで、従来のスピンキュービットの収率とプロセスばらつきの課題を克服する。
• 最適化されたプロセスと全ウェーパー検査により、300 mm Si/SiGeヘテロ構造スピンキュービットで低不純度と高均一性を達成できることを示す。
• 全ウェーパーにわたる単電子動作電圧の自動化と高ボリュームなデータ収集を可能にし、プロセス最適化と統計的分析に資する。
• 高スループットの低温ウェーパープロービングとプロセス最適化のフィードバックループを確立し、キュービット収率の向上とばらつきの低減を実現する。

提案手法

• 300 mmウェーパープローバーを用いてウェーパーを1.6 Kまで冷却し、プローブピンを介して全デバイスと同時に電気的接触を確立し、測定を実施した。
• プラッジャー電極電圧をスイープすることで個々の量子ドットのチューニングを自動化し、2次元電荷安定性ダイアグラムを生成し、単電子遷移を特定した。
• 信号処理パイプラインを適用：一次ガウスフィルタリング、最大点検出、傾きおよび近接基準に基づく曲線セグメントのグループ化により、遷移線を抽出した。
• 1eおよび2e遷移電圧を、遷移線がバリヤ電極電圧軸の中点を通るプラッジャー電極電圧として定義した。
• スキャンマージン基準を用いて1e遷移を妥当性確認：1e遷移からスキャンウィンドウ左端までの距離が、通常の1e–2e追加電圧の2倍以上であることを要件とした。
• 12QDデバイスにおける共通電圧制御の可能性を推定するため、n=0eおよびn≥2e状態の誤分類を最小限に抑える最適な共通電圧を特定した。

実験結果

リサーチクエスチョン

• RQ1 1.6 Kでの全ウェーパー低温プロービングは、300 mmウェーパーにわたるスピンキュービットデバイスの高スループットで統計的に信頼性のある特性評価を可能にするか？
• RQ2 CMOS互換性のあるSi/SiGeヘテロ構造スピンキュービットのプロセスは、300 mmスケールでどれほどプロセスばらつきと不純度を低減するか？
• RQ3 1枚のウェーパーに多数存在する量子ドットに対して、自動化された単電子遷移測定はどれほど信頼性があるか？
• RQ4 12QDアレイ内の量子ドットの何パーセントが、共通ゲート電圧を用いて信頼性高く単電子占有状態にチューニング可能か？
• RQ5 最適化されたプロセスと産業スケールのテストを統合することで、キュービット収率の向上とプロセスばらつきの低減が顕著に達成可能か？

主な発見

• 低温300 mmウェーパープローバーは、ウェーパーを約2時間で1.6 Kまで冷却し、全ウェーパーのデバイスと同時に電気的接触を確立した。
• 1e遷移電圧の98％が、1e–2e追加電圧の2倍以上を満たすスキャンマージン基準を満たしており、真の単電子遷移であると妥当性が確認された。
• 50 nm SiGeバリヤウェーパーは低プロセスばらつきを示し、1e–2e追加電圧の標準偏差は高精度動作に適した水準であった。
• 電圧共有解析により、共通電圧を用いて12QDデバイスの80–90％の量子ドットを単電子占有状態に設定可能であることが示され、共通制御の強い可能性が示された。
• 最適化されたプロセスと全ウェーパー低温プロービングの組み合わせにより、全ウェーパーにわたる単電子遷移に関する自動化・高ボリュームなデータ収集が可能になった。
• 結果として、CMOS互換性のあるプロセスとテストインfraストラクチャが、300 mmスケールで低不純度と高収率を達成できることを示し、スケーラブルな量子計算の実現に貢献した。