[論文レビュー] Quantum circuit architecture search: error mitigation and trainability enhancement for variational quantum solvers

Yuxuan Du, Tao Huang+3 more|arXiv (Cornell University)|Oct 20, 2020

Quantum Computing Algorithms and Architecture参考文献 44被引用数 35

ひとこと要約

本稿では、ノイズに対する耐性を高め、変分量子アルゴリズムにおけるバーレンプレートル問題を軽減するため、リソースおよび実行時間の点で効率的な自動的最適化を実現する、量子アーキテクチャ探索（QAS）を提案する。QASは、データ分類および量子化学的タスクにおけるシミュレーションおよび実機実験において、ヒューリスティックなアーキテクチャを上回る性能を発揮する。

ABSTRACT

Quantum error mitigation techniques are at the heart of quantum hardware implementation, and are the key to performance improvement of the variational quantum learning scheme (VQLS). Although VQLS is partially robust to noise, both empirical and theoretical results exhibit that noise would rapidly deteriorate the performance of most variational quantum algorithms in large-scale problems. Furthermore, VQLS suffers from the barren plateau phenomenon---the gradient generated by the classical optimizer vanishes exponentially with respect to the qubit number. Here we devise a resource and runtime efficient scheme, the quantum architecture search scheme (QAS), to maximally improve the robustness and trainability of VQLS. In particular, given a learning task, QAS actively seeks an optimal circuit architecture to balance benefits and side-effects brought by adding more quantum gates. Specifically, while more quantum gates enable a stronger expressive power of the quantum model, they introduce a larger amount of noise and a more serious barren plateau scenario. Consequently, QAS can effectively suppress the influence of quantum noise and barren plateaus. We implement QAS on both the numerical simulator and real quantum hardware, via the IBM cloud, to accomplish data classification and quantum chemistry tasks. Numerical and experimental results show that QAS significantly outperforms conventional variational quantum algorithms with heuristic circuit architectures. Our work provides practical guidance for developing advanced learning-based quantum error mitigation techniques on near-term quantum devices.

研究の動機と目的

• 変分量子アルゴリズムの性能劣化を、大規模な量子系におけるノイズおよびバーレンプレートル問題の要因として解消すること。
• 表現力、ノイズ蓄積、勾配消滅のバランスを取る体系的な手法を構築すること。
• 近い将来の量子ハードウェアにおける変分量子ソルバーの耐障害性および学習可能性を向上させること。
• ヒューリスティックなアーキテクチャを上回る実用的で効率的なフレームワークを提供すること。

提案手法

• QASは、性能を最大化するとともにノイズおよびバーレンプレートル効果を最小限に抑える最適な構成を特定するために、量子回路アーキテクチャの探索を実施する。
• この手法は、ゲート数による表現力とノイズに起因する誤りおよび勾配消滅のトレードオフに基づいて回路設計を評価する。
• QASは古典的最適化を用いて探索をガイドし、ゲート数と安定性のバランスを動的に調整する。
• フレームワークは、量子シミュレータおよびIBMの量子ハードウェアの両方で実装され、実世界の条件での性能を検証する。
• アーキテクチャ探索と併せて誤り低減技術を活用することで、全体的なアルゴリズムの耐障害性を向上させる。

実験結果

リサーチクエスチョン

• RQ1 変分量子アルゴリズムにおけるノイズ感受性を低減するため、量子回路アーキテクチャを体系的に最適化する方法は何か？
• RQ2 アーキテクチャ探索は、大規模な変分量子回路におけるバーレンプレートル問題をどの程度軽減できるか？
• RQ3 探索ベースのアプローチは、実量子ハードウェアにおける精度および収束性において、ヒューリスティック回路設計を上回ることができるか？
• RQ4 変分量子アルゴリズムにおいて、回路の表現力、ノイズ蓄積、勾配最適化の間にはどのようなトレードオフが存在するか？

主な発見

• QASは、数値的シミュレーションおよび実際のIBM量子ハードウェアにおける変分量子アルゴリズムの性能を顕著に向上させる。
• 提案されたアーキテクチャ探索は、データ分類および量子化学的タスクにおいて、従来のヒューリスティックな回路設計を上回る。
• QASは、大規模な問題における量子ノイズの影響を効果的に抑制し、バーレンプレートルの発生確率を低減する。
• 固定アーキテクチャを有する標準的な変分量子回路と比較して、より良好な収束性および高い忠実度の結果を達成する。