[論文レビュー] Relaxed Peephole Optimization: A Novel Compiler Optimization for Quantum Circuits

Ji Liu, Luciano Bello+1 more|arXiv (Cornell University)|Dec 14, 2020

Quantum Computing Algorithms and Architecture参考文献 37被引用数 5

ひとこと要約

本稿では、コンpilation 時にキュービットの既知の基底状態または純粋状態を活用することで、CNOT ゲート数を削減する新規な量子コンパイラ最適化であるリラクスト・ピープホール最適化（RPO）を提案する。コンパイル時に静的にキュービット状態を特定することで、CNOT に類似したがより単純な操作（例：制御キュービットが |1⟩ にある場合に CNOT を NOT に置き換え）に置き換えることが可能となり、平均して CNOT ゲートが 18.0% 減少し、トランスパイルが 7.1% 速くなり、実ハードウェア上での 3 キュービット量子位相推定の成功率が 2.30× 向上する。

ABSTRACT

In this paper, we propose a novel quantum compiler optimization, named relaxed peephole optimization (RPO) for quantum computers. RPO leverages the single-qubit state information that can be determined statically by the compiler. We define that a qubit is in a basis state when, at a given point in time, its state is either in the X-, Y-, or Z-basis. When basis qubits are used as inputs to quantum gates, there exist opportunities for strength reduction, which replaces quantum operations with equivalent but less expensive ones. Compared to the existing peephole optimization for quantum programs, the difference is that our proposed optimization does not require an identical unitary matrix, thereby named `relaxed' peephole optimization. We also extend our approach to optimize the quantum gates when some input qubits are in known pure states. Both optimizations, namely the Quantum Basis-state Optimization (QBO) and the Quantum Pure-state Optimization (QPO), are implemented in the IBM's Qiskit transpiler. Our experimental results show that our proposed optimization pass is fast and effective. The circuits optimized with our compiler optimizations obtain up to 18.0% (11.7% on average) fewer CNOT gates and up to 8.2% (7.1% on average) lower transpilation time than that of the most aggressive optimization level in the Qiskit compiler. When running on real quantum computers, the success rates of 3-qubit quantum phase estimation algorithm improve by 2.30X due to the reduced gate counts.

研究の動機と目的

• 高コストな CNOT ゲートに起因するゲート数の増加とノイズによる性能ボトルネックを解消する。
• 同一のユニタリ行列を必要としないで、キュービット状態の静的知識を活用してゲート数を削減するコンパイラ最適化を開発する。
• 従来のピープホール技術よりも積極的な最適化を可能にすることで、実量子ハードウェア上でのトランスパイル効率と回路忠実度を向上させる。
• Qiskit などの既存の量子コンパイラと互換性があり、実用的で高速かつ効果的な最適化パスを提供する。

提案手法

• 本手法は、2つの最適化パスを導入する：量子基底状態最適化（QBO）と量子純粋状態最適化（QPO）。これらはコンパイル時にキュービット状態を分析し、基底状態（|0⟩, |1⟩, |+⟩, |−⟩, |L⟩, |R⟩）または純粋状態を特定する。
• RPO は、入力キュービットが既知の基底状態または純粋状態にある場合に、ゲートを置き換えることを可能にする。全体のユニタリ行列が変化してもよい（したがって「リラクスト」ピープホール最適化と呼ぶ）。
• 静的量子状態分析エンジンが、型推論とコンパイラ解析を用いて、回路全体にわたるキュービット状態を特定する。
• プログラマのアノテーションを活用することで、状態推論を支援し、量子演算子をまたがる最適化機会を維持する。
• 最適化は、IBM Qiskit トランスパイラにパスとして実装され、レイアウトマッピングと最適化の前段階でコンパイルパイプラインに統合される。
• 本手法は、グローバーのアルゴリズムや量子位相推定（QPE）を含むベンチマークで評価され、CNOT 数、回路深さ、トランスパイル時間、実デバイス上での成功率を測定する。

実験結果

リサーチクエスチョン

• RQ1 コンパイル時にキュービット状態の既知の情報を活用することで、量子コンパイラ最適化が CNOT ゲート数を削減できるか？
• RQ2 従来の最適化レベルと比較して、リラクスト・ピープホール最適化はゲート数とトランスパイル時間をどれほど効果的に削減できるか？
• RQ3 CNOT ゲートの削減が、実量子ハードウェア上での実行成功率にどの程度寄与するか？
• RQ4 バックエンドの接続性が、最適化のゲート数およびパフォーマンスへの影響にどのように影響するか？

主な発見

• 提案された RPO 最適化により、Qiskit で最も積極的な最適化レベルと比較して、CNOT ゲート数が最大 18.0%（平均 11.7%）削減された。
• RPO を用いることで、トランスパイル時間が最大 8.2%（平均 7.1%）短縮され、Qiskit の最高最適化レベルを上回る速度が達成された。
• 実量子ハードウェア上では、3 キュービット量子位相推定アルゴリズムの成功率が平均 2.30× 向上した。これは、ゲート数の削減に起因する。
• 接続性が悪いデバイスで最適化が最も効果的であり、ibmq_rochester（最も悪い結合マップを有する）では CNOT ゲートの 20.6% を削減した。
• プログラマのアノテーションの使用により、反復的量子回路において最適化機会を回復でき、反復回路の CNOT 減少率が約 30% から約 7.4% に向上した。
• 本手法は異なる量子バックエンドで有効であり、CNOT 減少率は 15.2% から 20.6%、トランスパイル時間の削減率は 4.6% から 5.5% の範囲で観測された。