[論文レビュー] Robust and Resource-Efficient Quantum Circuit Approximation

Tirthak Patel, Ed Younis+3 more|arXiv (Cornell University)|Aug 28, 2021

Quantum Computing Algorithms and Architecture参考文献 40被引用数 9

ひとこと要約

QEstは、回路分割、近似合成、忠実度に配慮したサンプリングを組み合わせることで、CNOT ゲート数を30-80%削減する量子回路近似フレームワークであり、トレースに基づく指標を用いてプロセス距離を制限することで、高忠実度の近似を実現し、近い未来のノイジーなデバイス向けにスケーラブルで頑健かつリソース効率の良い量子回路を実現する。

ABSTRACT

We present QEst, a procedure to systematically generate approximations for quantum circuits to reduce their CNOT gate count. Our approach employs circuit partitioning for scalability with procedures to 1) reduce circuit length using approximate synthesis, 2) improve fidelity by running circuits that represent key samples in the approximation space, and 3) reason about approximation upper bound. Our evaluation results indicate that our approach of "dissimilar" approximations provides close fidelity to the original circuit. Overall, the results indicate that QEst can reduce CNOT gate count by 30-80% on ideal systems and decrease the impact of noise on existing and near-future quantum systems.

研究の動機と目的

• CNOT ゲートが退 coherence とゲート誤りに大きく寄与する近い未来のNISQ量子デバイスにおける高い誤り率とCNOT ゲートの過剰な負荷を軽減すること。
• 最新の最適化を適用してもCNOT ゲート数を十分に削減できない既存のコンパイル技術の限界を克服すること。
• 完全な回路合成を伴わずに、高忠実度で低CNOT数の近似回路を生成するスケーラブルな手法を開発すること。
• トレースに基づくプロセス距離指標を用いて近似の忠実度を制限し、回路の等価性に関する形式的保証を可能にすること。
• CNOT 削減によりノイズの影響を最小限に抑えることで、現在および近い将来の量子ハードウェアへの実用的導入を可能にすること。

提案手法

• 回路をより小さく、独立して合成可能なブロックに分割することで、完全な回路ユニタリ合成を伴わずにスケーラブルな近似を可能にする。
• 各ブロックに対して近似合成を適用し、CNOT 数を最小化しながら忠実度を維持する。ユニタリ近似技術を用いる。
• トレースに基づくプロセス距離指標：$ \sqrt{1 - \frac{\|\mathrm{Tr}(U^\dagger U')\|^2}{N^2}} \leq \epsilon $ を用い、ブロック間の近似誤差を制限する。
• トレースの不等式（Wang-Zhang）を用いて個々のブロックのプロセス距離の上限を全体の回路に拡張し、全体の回路が所望の忠実度閾値内に保たれることを保証する。
• 近似空間から重要な近似をサンプリングし、それらを評価することで、全体の忠実度と頑健性を向上させる。
• 最終的な近似回路をブロック近似の合成として構築し、グローバルなプロセス距離が制限されたままに保たれることを保証する。

実験結果

リサーチクエスチョン

• RQ1 CNOT ゲート数を顕著に削減しながら忠実度を保持できるように、量子回路を分割して近似することは可能か？
• RQ2 個々の回路ブロックにおけるプロセス距離の上限を、全体の回路にどのように拡張できるか。これにより、グローバルな忠実度保証が可能か？
• RQ3 近似合成を用いることで、ノイジーな中規模量子（NISQ）デバイスにおける回路性能の劣化を伴わず、CNOT ゲート数をどの程度まで削減できるか？
• RQ4 標準的なコンパイルフローと比較して、『相違する』近似を体系的に生成する手順は、頑健性と忠実度を向上させ得るか？
• RQ5 プロセス距離を制限する条件下で、CNOT ゲートの最大削減率はどの程度か。また、実ハードウェアにおけるノイズ耐性にどのような影響を与えるか？

主な発見

• QEstは、理想の量子システム上でCNOT ゲート数を30-80%削減し、量子回路のリソースコストを顕著に低減した。
• 制限されたプロセス距離指標を用いることで、元の回路に対する高い忠実度を維持し、近似がターゲットユニタリに近い状態に保たれることを保証した。
• QEstで生成された近似はノイズに対して頑健であり、IBMQ Manila などの実際のNISQデバイスにおける退 coherence とゲート誤りの影響を軽減した。
• トレースに基づくプロセス距離指標により、完全な回路ユニタリ計算を伴わず、大規模回路解析を可能にする誤差のスケーラブルな制限が実現された。
• TFIM およびヘイゼンベルグアルゴリズムにおける評価では、QEstで生成された回路は、標準的なQiskit最適化でコンパイルされた回路よりも、真値にはるかに近い出力を得た。
• このフレームワークにより、近似空間の体系的探索が可能となり、重要な近似候補のサンプリングを通じて忠実度の向上が達成された。