[論文レビュー] Scaled Quantum Circuits Emulated with Room Temperature p-Bits

Kerem Y. Çamsarı, Shuvro Chowdhury+1 more|arXiv (Cornell University)|Oct 16, 2018

Quantum Computing Algorithms and Architecture被引用数 7

ひとこと要約

この論文では、Suzuki-Trotter分解を用いて量子モンテカルロ（QMC）アルゴリズムをエミュレートすることで、常温の古典的pビットに基づくコプロセッサを提案している。このコプロセッサは、磁石トンネル接合（MTJ）を用いたpビットとSPICEシミュレーションを組み合わせることで、CPU実装と比較して数個のオーダーの高速化を達成し、既存の技術を用いて正しい量子相関を再現する。

ABSTRACT

The growing field of quantum computing is based on the concept of a q-bit which is a delicate superposition of 0 and 1, requiring cryogenic temperatures for its physical realization along with challenging coherent coupling techniques for entangling them. By contrast, a probabilistic bit or a p-bit is a robust classical entity that fluctuates between 0 and 1, and can be implemented at room temperature using present-day technology. Here, we show that a probabilistic coprocessor built out of room temperature p-bits can be used to accelerate simulations of a special class of quantum many-body systems that are sign-problem$-$free or stoquastic, leveraging the well-known Suzuki-Trotter decomposition that maps a $d$-dimensional quantum many body Hamiltonian to a $d$+1-dimensional classical Hamiltonian. This mapping allows an efficient emulation of a quantum system by classical computers and is commonly used in software to perform Quantum Monte Carlo (QMC) algorithms. By contrast, we show that a compact, embedded MTJ-based coprocessor can serve as a highly efficient hardware-accelerator for such QMC algorithms providing several orders of magnitude improvement in speed compared to optimized CPU implementations. Using realistic device-level SPICE simulations we demonstrate that the correct quantum correlations can be obtained using a classical p-circuit built with existing technology and operating at room temperature. The proposed coprocessor can serve as a tool to study stoquastic quantum many-body systems, overcoming challenges associated with physical quantum annealers.

研究の動機と目的

• 低温量子ハードウェアの限界を克服し、古典的で常温のpビットを用いてstoquastic量子多体系の効率的シミュレーションを可能にすること。
• 量子モンテカルロ（QMC）シミュレーションの計算ボトルネックを解消するため、ハードウェアアクセラレータ型コプロセッサを設計すること。
• 既存の技術を用いて、古典的pビット回路が符号問題のない系において量子相関をエミュレートできることを実証すること。
• 物理的量子アニーリング機器の代替として、スケーラブルで頑健な選択肢を、量子多体系の研究に提供すること。

提案手法

• d次元の量子ハミルトニアンを(d+1)次元の古典的イジング型ハミルトニアンに写像するため、Suzuki-Trotter分解を活用すること。
• 常温で動作し、0と1の間を確率的に遷移する磁石トンネル接合（MTJ）を用いた古典的pビットコプロセッサを設計すること。
• pビット回路をQMCアルゴリズムのハードウェアアクセラレータとして実装し、CPU上の確率的サンプリングを、決定的で並列的なpビットダイナミクスに置き換えること。
• デバイスレベルでのSPICEシミュレーションを用いて、p回路がstoquastic系において正しい量子相関を正しく再現することを検証すること。
• pビットネットワークにおける確率的スピンガラス的ダイナミクスを用いて、QMCにおける熱平衡化とサンプリングを模倣すること。
• 一般用途のCPUからサンプリング処理をオフロードするため、pビットコプロセッサを埋め込みアクセラレータとして統合すること。

実験結果

リサーチクエスチョン

• RQ1 常温で動作する古典的pビット回路は、高精度でstoquastic量子多体系のダイナミクスをエミュレートできるか？
• RQ2 pビットベースのコプロセッサの性能は、最適化されたCPUベースのQMC実装と比較して、速度と正確性の面でどの程度優れているか？
• RQ3 SPICEでシミュレートされたpビットデバイスは、QMCシミュレーションにおいてどの程度正確な量子相関を再現できるか？
• RQ4 pビットコプロセッサは、物理的量子アニーリング機器の制限を、stoquastic系のシミュレーションにおいて克服できるか？
• RQ5 このような古典的pビットアーキテクチャは、大規模な量子シミュレーションに対して、スケーラビリティと頑健性をどの程度有しているか？

主な発見

• pビットコプロセッサは、シミュレートされたワークロードにおいて、最適化されたCPUベースのQMC実装と比較して、数個のオーダーの高速化を達成した。
• SPICEシミュレーションにより、p回路が常温で動作する既存のデバイス技術のみを用いて、stoquastic系における正しい量子相関を正しく再現することが確認された。
• Suzuki-Trotter分解により、量子統計力学から古典的統計力学への効率的写像が可能となり、古典的ハードウェアでエミュレーションが現実可能になった。
• MTJベースのpビットを用いることで、低温冷却を要せず、耐障害性が高く、スケーラブルでエネルギー効率の良い常温動作が実現された。
• このシステムは、古典的確率的回路が量子シミュレーションタスクの効果的ハードウェアアクセラレータとして機能できることを示した。
• このアプローチは、符号問題のない量子系を研究するための物理的量子アニーリング機器の代替として実用的である。