[論文レビュー] Shor's algorithm with fewer (pure) qubits

Christof Zalka|ArXiv.org|Jan 15, 2006

Quantum Computing Algorithms and Architecture参考文献 5被引用数 19

ひとこと要約

本稿では、標準的な回路における約2n個の純粋な量子ビットのうち、大部分の初期化を不要とすることで、必要な純粋な量子ビット数を約1.5nに削減するShorのアルゴリズムの改訂版を提案する。初期化不要なqubitと重ね合わせられた剰余類を用いたモジュラ算術を採用することで、効率を維持しつつ、正しく動作する。修正されたモジュラー乗算手法と三値量子フーリエ変換を導入し、ゲート数の増加を補償する。古典的前処理と近似量子操作により正しさを保ちつつ、顕著な量子ビットの削減を実現する。

ABSTRACT

In this note we consider optimised circuits for implementing Shor's quantum factoring algorithm. First I give a circuit for which none of the about 2n qubits need to be initialised (though we still have to make the usual 2n measurements later on). Then I show how the modular additions in the algorithm can be carried out with a superposition of an arithmetic sequence. This makes parallelisation of Shor's algorithm easier. Finally I show how one can factor with only about 1.5n qubits, and maybe even fewer.

研究の動機と目的

• Shorの因数分解アルゴリズムに必要な量子ビット数、特に|0⟩に初期化する必要がある量子ビット数を削減すること。
• 標準回路における約2n個の量子ビットの初期化を不要とするために、モジュラー乗算の操作を変更すること。
• 算術的等差数列の重ね合わせを用いる新しい量子手法により、モジュラー加算の並列化を可能とすること。
• nビットのモジュラー乗算をより小さいサイズの演算に分解することで、スケーラブルに量子ビット数を削減し、1.5n個以下の量子ビット数を達成すること。

提案手法

• 制御付きモジュラー乗算を、追加の作業用量子ビットを必要とせず、|α,β⟩ → |a·α, a⁻¹·β⟩ mod N と変更し、2回の乗算を3回に置き換える。
• 修正された乗算ステップによるゲート数の増加を補償するため、三値量子フーリエ変換を導入する。
• n量子ビットの数を表す形式 ∑|b + xN⟩ の重ね合わせを用い、完全なモジュラー還元を伴わずに近似したモジュラー加算を可能にする。
• Draperのフーリエ加算技術を適用し、量子フーリエ変換を用いて効率的なモジュラー加算を実現する。
• nビットのモジュラー乗算を、拡張ユークリッドの互除法から得られる中間結果を用いて、2つのn/2ビット乗算に分解する。
• 古典的前処理と可逆回路を用いて、計算負荷を量子処理から古典的処理に移動する。

実験結果

リサーチクエスチョン

• RQ1 Shorのアルゴリズムは、標準的な2n個よりも少ない初期化が必要な量子ビット数で実装可能か？ もし可能であれば、初期化を回避するための回路の変更はどのように行えるか？
• RQ2 標準的なモジュラー算術の代わりに、算術的等差数列の重ね合わせを用いることで、量子回路におけるモジュラー加算をより効率的に実行できるか？
• RQ3 nビットの演算をより小さい、低量子ビット数の演算に分解することで、Shorのアルゴリズム全体の量子ビット数を2n未満に削減できるか？
• RQ4 近似量子操作と古典的前処理を用いることで、量子ビット数と回路の深さのトレードオフを最適化できるか？
• RQ5 nビットの数を因数分解するために、修正されたShorのアルゴリズムで必要な最小の量子ビット数は何か？

主な発見

• 本稿では、Shorのアルゴリズムにおける約2n個の量子ビットすべてが|0⟩に初期化される必要がないことが示された。修正されたモジュラー乗算により重ね合わせが保存され、作業用量子ビットの必要性が排除される。
• 算術的等差数列の重ね合わせを用いた新しいモジュラー加算手法により、並列化が顕著に可能となり、回路の深さがO(n²)にまで低減される。
• nビットのモジュラー乗算を、拡張ユークリッドの互除法から得られる中間結果を介して2つのn/2ビット乗算に分解することで、量子ビット数は約1.5nに削減される。
• 提案された回路では、モジュラー加算に1つの作業用量子ビットしか必要とせず、Draperのフーリエ加算技術を活用することで、奇数nの場合の総量子ビット数は⌈1.5n⌉ + 2にまで制限される。
• n/2ビットの部品をさらに因数分解することで、さらなる削減が可能であり、中間値の古典的因数分解を組み合わせることで、1.1n程度の量子ビット数にまで低減可能であると示唆される。
• 古典的前処理と近似量子操作により正しさが保たれ、中間数値のさらに深い古典的因数分解により、さらなる最適化が可能である。