[論文レビュー] Skybridge: 3-D Integrated Circuit Technology Alternative to CMOS

Mostafizur Rahman, Santosh Khasanvis+3 more|arXiv (Cornell University)|Apr 2, 2014

Semiconductor materials and devicesEngineering参考文献 31被引用数 19

ひとこと要約

Skybridgeは、3D集積回路技術を提案し、CMOSのスケーリング限界を克服するスケーラブルな代替手段を提供する。均一な3Dファブリックテンプレートと垂直接続、熱管理を組み合わせることで、スケーリング限界を克服する。シミュレーションでは、16-nm CMOSと比較して30–60倍の高密度、3.5倍のパフォーマンス/ワット、10倍短いインターコネクトが達成され、CMOSの限界を超えたICスケーリングが可能になる。

ABSTRACT

Continuous scaling of CMOS has been the major catalyst in miniaturization of integrated circuits (ICs) and crucial for global socio-economic progress. However, scaling to sub-20nm technologies is proving to be challenging as MOSFETs are reaching their fundamental limits and interconnection bottleneck is dominating IC operational power and performance. Migrating to 3-D, as a way to advance scaling, has eluded us due to inherent customization and manufacturing requirements in CMOS that are incompatible with 3-D organization. Partial attempts with die-die and layer-layer stacking have their own limitations. We propose a 3-D IC fabric technology, Skybridge[TM], which offers paradigm shift in technology scaling as well as design. We co-architect Skybridge's core aspects, from device to circuit style, connectivity, thermal management, and manufacturing pathway in a 3-D fabric-centric manner, building on a uniform 3-D template. Our extensive bottom-up simulations, accounting for detailed material system structures, manufacturing process, device, and circuit parasitics, carried through for several designs including a designed microprocessor, reveal a 30-60x density, 3.5x performance per watt benefits, and 10X reduction in interconnect lengths vs. scaled 16-nm CMOS. Fabric-level heat extraction features are shown to successfully manage IC thermal profiles in 3-D. Skybridge can provide continuous scaling of integrated circuits beyond CMOS in the 21st century.

研究の動機と目的

• 20nm未満のノードにおけるCMOSの根本的スケーリング限界、特にインターコネクトのボトルネックとデバイス物理的制約に対処すること。
• 従来のCMOS製造プロセスとカスタマイズ性が3D ICアーキテクチャと互換性を持たない問題を克服すること。
• 共同設計された3Dファブリック中心の技術プラットフォームを開発することで、CMOSを超えた継続的なICスケーリングを実現すること。
• 統一された3Dテンプレートと垂直統合を通じて、密度、電力効率、インターコネクト長の大幅な向上を達成すること。

提案手法

• デバイス、回路、接続性、熱管理、製造プロセスを共同設計した均一な3Dテンプレートを用いた3D ICファブリックの設計。
• スタックされたレイヤー間を横断する高密度・低遅延の3Dインターコネクトを実現するため、垂直接続およびシリコン貫通ビア（TSV）の実装。
• 詳細な材料系、プロセスフロー、デバイス特性、回路パラシティックをモデル化するボトムアップのシミュレーションフレームワークの採用。
• 熱ビアや最適化されたレイヤースタッキングを組み合わせたファブリックレベルの熱放出機能を統合し、3D ICにおける熱的プロファイルを管理。
• 複数のテストケース、特にフルマイクロプロセッサ実装を含む、さまざまなプロセスおよび設計パrameterを用いた設計の検証。
• 3D環境下でのデバイスレベル設計を回路スタイル、インターコネクトトポロジ、熱制約と一致させる共同アーキテクチャ的アプローチの採用。

実験結果

リサーチクエスチョン

• RQ1 デバイスからシステムレベルまで共同設計された3D IC技術は、CMOSのスケーリング限界を克服できるか？
• RQ2 3D ICにおける垂直統合は、現在のダイスタックの限界を超えて、製造可能かつスケーラブルにできるか？
• RQ3 スケーリングされたCMOSと比較して、3Dファブリック中心の設計は、どのようなパフォーマンス、電力、面積の利点をもたらすか？
• RQ4 3D ICファブリックに熱管理を統合することで、ホットスポットを効果的に防止し、信頼性を確保できるか？
• RQ5 均一な3Dテンプレートと最適化されたビア配置を用いることで、3D ICにおけるインターコネクト長と遅延はどの程度短縮できるか？

主な発見

• Skybridgeは、垂直スタックと最適化されたインターコネクトのおかげで、16-nm CMOSと比較して30–60倍の高集積密度を達成した。
• スケーリングされた16-nm CMOSと比較して、パフォーマンス/ワットが3.5倍向上し、顕著なエネルギー効率の向上が示された。
• インターコネクト長は16-nm CMOSと比較して10倍短縮され、直接的にインターコネクトボトルネックに対処した。
• 熱シミュレーションにより、ファブリックレベルの熱放出機能が3D ICにおける温度プロファイルを効果的に管理し、ホットスポットの発生を防ぐことが確認された。
• フルマイクロプロセッサ設計のボトムアップシミュレーションにより、Skybridgeアーキテクチャのスケーラビリティとパフォーマンスの利点が検証された。
• 共同設計された3Dファブリックにより、CMOSを超えた継続的なスケーリングが可能となり、21世紀のIC開発に実現可能な道筋が提示された。