[論文レビュー] The LHCb Vertex Detector Upgrade

M. Artuso|ArXiv.org|Mar 9, 2009

Particle Detector Development and Performance参考文献 20被引用数 3

ひとこと要約

本論文では、LHCbバーテックス検出器アップグレード（VELOPIX）の設計および研究開発を提示する。0.13 µm CMOS技術と3次元統合を用いた放射線耐性で高レート対応のピクセルベースのバーテックス検出器であり、40 MHzでのリアルタイムでゼロ・サプレッション（ゼロ除去）データ送信を可能にする。このアップグレードにより、高光度環境下でのより優れたバーテックス再構築が実現され、物理的感度が1桁向上する。

ABSTRACT

LHC will offer the opportunity of probing the mass scale of the electro-weak symmetry breaking. Thus we expect to uncover direct manifestations of physics beyond the Standard Model, which will raise new questions that may be elucidated by precision measurements of beauty and charm decays. The LHCb experiment is poised to pursue this ambitious program as soon as LHC turns on. An upgrade to enhance its physics sensitivity by at least one order of magnitude is critical to the completion of this study, as new physics effects may be subtle. A new vertex detector is a crucial element of this project. Important requirements are a radiation resistance up to a fluence of about 10$^{16} n_{eq} { m cm}^{-2}$, and a front end electronics capable of delivering its event information to the back end receiver boards synchronously with the beam interactions, at 40 MHz.

研究の動機と目的

• 標準模型を超える微細な新物理効果を解明するため、LHCbにおける物理的感度の向上を図る必要がある。
• 高光度環境下での現在のVELOストリップ検出器の限界（占有度の上昇および放射線損傷）を克服する。
• 最大10^16 n_eq/cm²のフルエンスに耐えられ、40 MHzのビームクロスレートで動作可能な新しいバーテックス検出器を開発する。
• 高度なトリガおよび読み出しシステムにより、複数相互作用イベントにおけるずれたバーテックスの効率的でリアルタイムの再構築を可能にする。
• 高度な冷却および機械的設計により、高放射線および熱的負荷下でも安定した動作を確保する。

提案手法

• ノイズ低減とリアルタイムデータ処理を実現するため、0.13 µm放射線耐性CMOS技術を用いた新規フロントエンドASIC（VELOPIX）を実装する。
• データ負荷を低減しながらもイベントの完全性を保持するため、ゼロサプレッションおよび高帯域幅のデータ送信（LVDS経由）を統合する。
• 厚さの低減と信号整合性の向上を図るため、3次元統合およびMCM-D技術を採用し、ゴーストトラックおよびクロストークを低減する。
• 信頼性の高いセンサ-エレクトロニクス統合を実現するため、ピッチが細かいバンプボンディング（約20 µmまで）を採用し、実績の高い出力（>99.9%）を達成する。
• 電力消費の管理のため、液体窒素冷却ヒートシンクおよび熱的ピロリティックグラファイト（TPG）基板を含む高度な冷却ソリューションを検討する。
• 薄いセンサ（100–150 µm）と最適化された機械的シールドを備えた、コンactで放射線耐性のあるハイブリッドモジュールを設計する。

実験結果

リサーチクエスチョン

• RQ1 高光度LHC環境下で最大10^16 n_eq/cm²の極端な放射線フルエンスに耐えながらも、高い性能を維持できるバーテックス検出器はどのように設計できるか？
• RQ2 ノイズと消費電力の低減を図りながら、40 MHzでリアルタイムかつゼロサプレッションデータ送信を可能にするフロントエンドエレクトロニクスのアーキテクチャは何か？
• RQ3 3次元統合および高度なハイブリダイゼーション技術は、高占有度トラッキング環境下でモジュールの厚さをどれほど低減でき、信号整合性をどれほど向上できるか？
• RQ4 機械的および冷却設計をどのように最適化すれば、内側の検出器領域で熱暴走を防ぎ、空間分解能を維持できるか？
• RQ5 最低レベルのトリガで分離されたバーテックス基準を統合することで、トリガ効率およびバーテックス再構築にどの程度の改善が達成できるか？

主な発見

• 0.13 µm CMOS技術に基づくVELOPIX ASICは、100 MHzのクロック周波数を用いてリアルタイムデータ送信を可能にし、10 ms未満でデータを出力可能である。
• 3次元統合およびMCM-D技術は、より薄いハイブリッドモジュールを実現し、信号整合性を向上させ、クロストークを低減する有効な手段である。
• 既知の良好なデバイスを対象としたピッチが細かいバンプボンディング（99.9%以上の出力）が実証され、信頼性の高いセンサ-エレクトロニクス統合を支援する。
• 液体窒素冷却ヒートシンクおよびTPG基板を含む熱管理戦略は、高い電力消費下でも安定した検出器動作を維持するのに効果的である。
• アップグレードされた検出器は、物理的感度を少なくとも1桁向上させ、交換なしに約100 fb⁻¹のデータ蓄積が可能になると予想される。
• 向上したグレイン化とリアルタイム処理により、ゴーストトラックレートが顕著に低減され、複数相互作用イベントにおける分離バーテックスアルゴリズムの効率が向上する。