[論文レビュー] The SST Multi-G-Sample/s Switched Capacitor Array Waveform Recorder with Flexible Trigger and Picosecond-Level Timing Accuracy

Stuart Kleinfelder, Edwin Chiem+1 more|arXiv (Cornell University)|Aug 11, 2015

Analog and Mixed-Signal Circuit Design参考文献 20被引用数 6

ひとこと要約

本稿では、0.25 µm CMOSプロセスでプロセスされた4チャンネル、2 G-samples/sのスイッチドコンデンサアレイ波形記録器であるSSTを提案する。本装置はピコ秒レベルのタイミング精度を達成し、柔軟なトリガリングを実現している。LVDSオシレーターを用いた同期クロック方式を採用し、サンプリングレートを6桁の範囲で制御可能であり、12ビットの分解能、1.9Vの入力範囲、キャリブレーション後における2チャンネル間で2.5 ps未満のタイミングジッタを達成している。

ABSTRACT

The design and performance of a multi-G-sample/s fully-synchronous analog transient waveform recorder I.C. ("SST") with fast and flexible trigger capabilities is presented. Containing 4 channels of 256 samples per channel and fabricated in a 0.25 μm CMOS process, it has a 1.9V input range on a 2.5V supply, achieves 12 bits of dynamic range, and uses ~160 mW while operating at 2 G-samples/s and full trigger speeds. With a standard 50 Ohm input source, the SST's analog input bandwidth is ~1.3 GHz within about +/-0.5 dB and reaches a -3 dB bandwidth of 1.5 GHz. The SST's internal sample clocks are generated synchronously via a shift register driven by an external LVDS oscillator, interleaved to double its speed (e.g., a 1 GHz clock yields 2 G-samples/s). It can operate over 6 orders of magnitude in sample rates (2 kHz to 2 GHz). Only three active control lines are necessary for operation: Reset, Start/Stop and Read-Clock. Each of the four channels integrates dual-threshold discrimination of signals with ~1 mV RMS resolution at >600 MHz bandwidth. Comparator results are directly available for simple threshold monitoring and rate control. The High and Low discrimination can also be AND'd over an adjustable window of time in order to exclusively trigger on bipolar impulsive signals. Trigger outputs can be CMOS or low-voltage differential signals, e.g. 1.2V CMOS or positive-ECL (0-0.8V) for low noise. After calibration, the imprecision of timing differences between channels falls in a range of 1.12-2.37 ps sigma at 2 G-samples/s.

研究の動機と目的

• 正確なタイミングと高いダイナミックレンジを必要とするアプリケーション向けに、高速で完全同期なアナログ一時的波形記録器を開発すること。
• 複数チャンネルに跨る二重しきい値分離とバイポーラインパルス検出を実現する柔軟なトリガリングを可能とすること。
• 2 G-samples/sで2チャンネル間のタイミング精度を2.5 ps未満に達成し、超高精度な波形サンプリングを実現すること。
• 制御の複雑さを最小限に抑えつつ、2 kHzから2 GHzまでの広いダイナミックレンジのサンプリングレートを実現すること。
• オンチップコンパレーター論理を統合し、リアルタイムでのトリガ決定を可能とする低消費電力で高帯域の信号取得を実現すること。

提案手法

• SSTは4つの独立チャンネルを有するスイッチドコンデンサアレイアーキテクチャを採用し、各チャンネルが256サンプルを記録する。
• 内部のサンプリングクロックは、外部のLVDSオシレーターによって駆動されるシフトレジスタにより生成され、インタリーブにより1 GHzのクロックから2 G-samples/sを達成する。
• リセット、スタート/ストップ、リードクロックの3ライン制御インターフェースにより、最小限の外部論理で完全な動作が可能である。
• 各チャンネルには、信号分離およびトリガ生成のための二重しきい値コンパレーターが内蔵され、約1 mV RMS分解能を達成する。
• バイポーラインパルストリガは、可変時間窓内での高・低しきい値出力の論理ANDによって実装される。
• キャリブレーションによりタイミング精度が向上し、2 G-samples/sでのチャンネル間タイミングジッタが1.12–2.37 ps（標準偏差）にまで低減された。

実験結果

リサーチクエスチョン

• RQ1 スイッチドコンデンサアレイは、2 G-samples/sで2.5 ps未満のチャンネル間タイミング精度を達成できるか？
• RQ2 オンチップの二重しきい値コンパレーターを用いて、柔軟なトリガリングをどの程度効果的に実装できるか？
• RQ3 0.25 µm CMOSプロセスにおいて、完全同期でマルチチャンネルの波形記録器として実現可能な帯域幅とダイナミックレンジはどの程度か？
• RQ4 信号の整合性を維持したまま、6桁の範囲でサンプリングレートを動的に調整できるか、その範囲はどの程度か？
• RQ5 オンチップコンパレーター論理の統合は、リアルタイムトリガ性能と電力効率にどのように影響を与えるか？

主な発見

• 50 Ωソースを用いた場合、1.5 GHzで-3 dBのアナログ入力帯域幅を達成し、±0.5 dB内では1.3 GHzの帯域幅を有する。
• 2.5V電源で2 G-samples/sで動作し、12ビットのダイナミックレンジと1.9Vの入力範囲を有し、消費電力は約160 mWである。
• 2 G-samples/sでキャリブレーション後、チャンネル間のタイミングジッタが1.12–2.37 ps（標準偏差）にまで低減された。
• 1つの外部LVDSオシレーターを用いて、2 kHzから2 GHzまでの6桁のサンプリングレート範囲をカバーする。
• 二重しきい値分離により、600 MHz帯域幅以上で1 mV RMS分解能の信号検出が可能となった。
• トリガ出力は、低ノイズ動作を実現するため、CMOSまたは低電圧差動信号（例：1.2V CMOSまたは0–0.8V ECL）に設定可能である。