[논문 리뷰] ABACuS: All-Bank Activation Counters for Scalable and Low Overhead RowHammer Mitigation

Ataberk Olgun|arXiv (Cornell University)|2023. 10. 15.

Security and Verification in Computing인용 수 4

한 줄 요약

ABACuS는 모든 DRAM 베이크에 걸쳐 행 ID당 하나의 공유 활성화 카운터를 사용하여 행 활성화를 추적함으로써 확장성 있고 저비용인 RowHammer 완화 기법이다. 이는 면적, 성능, 에너지 오버헤드를 크게 줄인다. RowHammer 임계치가 1000일 때 0.58%의 성능 오버헤드와 1.66%의 에너지 오버헤드를 기록하며, 기존의 최고의 저면적 솔루션보다 2.5배, 성능 효율성이 뛰어난 대안보다 22.72배 더 낮은 면적을 요구한다. 임계치가 125일 때 성능 효율성이 뛰어난 기존 솔루션과 유사한 성능을 유지하면서도 면적은 22.72배 줄였다.

ABSTRACT

We introduce ABACuS, a new low-cost hardware-counter-based RowHammer mitigation technique that performance-, energy-, and area-efficiently scales with worsening RowHammer vulnerability. We observe that both benign workloads and RowHammer attacks tend to access DRAM rows with the same row address in multiple DRAM banks at around the same time. Based on this observation, ABACuS's key idea is to use a single shared row activation counter to track activations to the rows with the same row address in all DRAM banks. Unlike state-of-the-art RowHammer mitigation mechanisms that implement a separate row activation counter for each DRAM bank, ABACuS implements fewer counters (e.g., only one) to track an equal number of aggressor rows. Our evaluations show that ABACuS securely prevents RowHammer bitflips at low performance/energy overhead and low area cost. We compare ABACuS to four state-of-the-art mitigation mechanisms. At a near-future RowHammer threshold of 1000, ABACuS incurs only 0.58% (0.77%) performance and 1.66% (2.12%) DRAM energy overheads, averaged across 62 single-core (8-core) workloads, requiring only 9.47 KiB of storage per DRAM rank. At the RowHammer threshold of 1000, the best prior low-area-cost mitigation mechanism incurs 1.80% higher average performance overhead than ABACuS, while ABACuS requires 2.50X smaller chip area to implement. At a future RowHammer threshold of 125, ABACuS performs very similarly to (within 0.38% of the performance of) the best prior performance- and energy-efficient RowHammer mitigation mechanism while requiring 22.72X smaller chip area. ABACuS is freely and openly available at https://github.com/CMU-SAFARI/ABACuS.

연구 동기 및 목표

• 현대 및 향후 DRAM 칩에서 RowHammer 취약성이 증가하는 문제를 해결한다. RowHammer 임계치(N_RH)가 125까지 떨어져 비트플립 위험이 증가하고 있다.
• 기존의 카운터 기반 RowHammer 완화 기법의 확장성 한계를 극복한다. N_RH가 감소하고 DRAM 베이크 수가 증가할수록 면적과 성능 오버헤드가 급격히 증가하기 때문이다.
• DRAM이 RowHammer 공격에 더 취약해지는 상황에서도 저성능, 저에너지, 저면적 오버헤드를 유지하는 하드웨어 기반 완화 기법을 설계한다.
• 소프트웨어나 복잡한 장치 수준의 수정 없이도 안전하고 확장성 있고 효율적인 RowHammer 보호를 가능하게 한다.

제안 방법

• 각 행 ID당 하나의 공유 활성화 카운터를 사용하여 모든 DRAM 베이크에 걸쳐 활성화 횟수를 추적하는 새로운 카운터 기반 기법을 제안한다. 이는 각 베이크당 별도의 카운터를 유지하는 방식이 아니라, 전체적으로 통합된 방식이다.
• 메모리 인터리빙과 공간적 국소성으로 인해 일반 워크로드와 RowHammer 공격 모두가 동시에 동일한 행 주소를 여러 베이크에서 접근하는 경향이 있다는 관찰을 활용한다.
• 공유 카운터를 통해 주어진 행 ID의 행이 RowHammer 임계치에 가까워지면 예방적 리프레시 또는 액세스 차단을 트리거한다.
• 기존 메모리 서브시스템에 최소한의 변경으로도 DRAM 컨트롤러나 메모리 컨트롤러에 카운터 논리를 통합한다.
• DRAM 베이크 수가 증가하고 RowHammer 임계치가 낮아질수록 효율적으로 확장될 수 있도록 기술을 설계한다.
• 베이크 수에 관계없이 유일한 행 ID당 하나의 카운터만 필요로 하여 카운터 수를 극도로 줄임으로써 면적 비용을 최소화한다.

Figure 1 : DRAM organization (a), timing parameters (b), and RowHammer (c)

실험 결과

연구 질문

• RQ1 모든 DRAM 베이크에 걸쳐 공유된 활성화 카운터가 보안성이나 성능을 희생시키지 않고 RowHammer 공격자 행을 효과적으로 탐지할 수 있는가?
• RQ2 낮은 RowHammer 임계치에서 ABACuS의 성능, 에너지, 면적 오버헤드는 기존의 카운터 기반 RowHammer 완화 기법과 비교해 어떻게 되는가?
• RQ3 DRAM 베이크 수가 증가하고 RowHammer 취약성이 악화될수록(즉, N_RH가 낮아질수록) ABACuS는 얼마나 잘 확장되는가?
• RQ4 ABACuS는 현존하는 최고 수준의 기술과 비교해 유사하거나 더 낫지 않은 보안성과 효율성을 달성하면서도 상당히 더 낮은 칩 면적을 요구하는가?

주요 결과

• RowHammer 임계치가 1000일 때 ABACuS는 싱글코어 기준 0.58%, 8코어 기준 0.77%의 성능 오버헤드를 기록하며, DRAM 에너지 오버헤드는 각각 1.66%와 2.12%이다.
• ABACuS는 DRAM 랭크당 단지 9.47 KiB의 저장 공간만을 요구하며, 동일한 임계치에서 기존 최고의 저면적 완화 기법보다 2.5배 더 낮은 칩 면적을 차지한다.
• 미래의 RowHammer 임계치 125일 때 ABACuS는 기존 최고의 성능 및 에너지 효율 기법과 비교해 성능 오차가 0.38% 이내로 유지되며, 칩 면적은 22.72배 줄였다.
• N_RH = 125일 때 16-, 32-, 64베이크 시스템에서 ABACuS는 모든 62개의 싱글코어 워크로드에서 각각 1.58%, 1.50%, 2.60%의 성능 오버헤드를 기록하여 뛰어난 확장성을 입증했다.
• ABACuS는 다양한 워크로드에서 낮은 오버헤드를 유지하며, 베이크 수 증가에 따라 효율적으로 확장되어 향후 고대역폭, 고용량 DRAM 시스템에 적합하다.
• 이 기법은 GitHub에서 무료로 공개되어 있으며, 무결성 기반 기법과 조합해 시스템 신뢰성을 향상시킬 수 있다.

Figure 2 : Number of sibling rows activated before one sibling row is activated again, averaged across all DRAM row activations for each simulated workload and RowHammer attack (x-axis).