[논문 리뷰] Commissioning of the highly granular SiW-ECAL technological prototype

S. Bilokin, J. Bonis외 41명|arXiv (Cornell University)|2018. 10. 11.

Particle Detector Development and Performance인용 수 6

한 줄 요약

이 논문은 국제 선형 충돌기(ILC)를 위한 고해상도의 실리콘- wolfram 전자 에너지 캘리메터(SiW-ECAL) 기술적 프로토타입의 콘미ision링 및 빔 테스트 성능을 제시한다. 프로토타입은 고자기장 환경에서도 성능 저하 없이 0.5 MIP까지 안정적인 신호 기록을 구현하였으며, 향후 입자물리학 응용을 위한 소형, 파워 펄스형 프론트엔드 전자회로와 고급 트리거 필터링의 성공적인 통합을 입증한다.

ABSTRACT

In this article we describe the commissioning and a first analysis of the the beam test performance of a small prototype of a highly granular silicon tungsten calorimeter. The prototype features detector elements with a channel number similar to that envisaged for e.g. the ILD Detector of the International Linear Collider (ILC). The analysis demonstrates the capability of the detector to record signals as low as 0.5 MIP. Further, no loss of performance has been observed when operating the detector in a high magnetic field.

연구 동기 및 목표

• 국제 선형 충돌기(ILC) 검출기용으로 적합한 소형, 저전력, 고해상도 SiW-ECAL 프로토타입을 개발하고 테스트하는 것.
• 빔 조건 하에서 검출기 구조 내 통합된 파워 펄스형 프론트엔드 전자회로의 성능을 검증하는 것.
• 고속 빔 환경에서의 잡음 트리거 이벤트(예: 빈 트리거, 재트리거, 평면 이벤트)를 해결하고 완화하는 것.
• 0.5 MIP까지의 신호 해상도 및 고자기장에서의 견고한 작동 성능을 입증하여 ILC 물리 목표에 필수적인 요건을 충족시키는 것.

제안 방법

• 320 µm 두께의 실리콘 센서를 256채널(5×5 mm²)으로 분할하고 wolfram 흡수체를 갖춘 30층의 SiW-ECAL 프로토타입을 사용하였다.
• 칩온보드(COB) 패키징을 통해 두께를 1.2 mm로 감소시켜 소형화를 도모한 파워 펄스형 프론트엔드 전자회로(FEV11_COB)를 통합하였다.
• SKIROC2a ASIC를 사용하여 최적화된 OR64 신호 타이밍을 적용하여 빈 트리거 비율을 약 17%에서 2–3%로 감소시켰다.
• 데이터 수집 태깅 및 후처리를 통한 실시간 모니터링 및 가짜 트리거(재트리거, 평면 이벤트) 필터링을 구현하였다.
• 2–3 kHz 반복 주기의 3 GeV 양전자를 사용하여 DESY에서 빔 테스트를 실시하여 저에너지 반응 및 노이즈 성능을 평가하였다.
• 신호 대 노이즈 비율과 히트 탐지 효율을 분석하였으며, 특히 에지 채널 간의 교차 간섭과 전원 공급원에 기인한 잡음 요소에 초점을 맞추었다.

실험 결과

연구 질문

• RQ1 SiW-ECAL 기술적 프로토타입은 빔 조건 하에서 0.5 MIP 임계값까지 안정적인 신호 기록을 수행할 수 있는가?
• RQ2 고자기장에서 작동할 경우 프로토타입의 성능은 떨어지거나 견고하게 유지되는가?
• RQ3 파워 펄싱 기법과 COB 내장형 프론트엔드 전자회로는 전력 소모를 줄이고 신호 무결성을 유지하는 데 얼마나 효과적인가?
• RQ4 가짜 트리거 이벤트(예: 재트리거, 평면 이벤트)는 데이터 품질에 얼마나 큰 영향을 미치며, 효과적으로 필터링할 수 있는가?
• RQ5 전원 공급기의 불안정성과 배선 문제는 먼 ASIC에서 가짜 트리거 이벤트 발생과 어떤 관련이 있는가?

주요 결과

• 프로토타입은 0.5 MIP까지의 신호를 성공적으로 기록하여 최소 이온화 입자에 대한 높은 감도를 입증하였다.
• 고자기장에서 작동시 성능 저하가 관찰되지 않아 ILC 조건과의 호환성을 확인하였다.
• SKIROC2a ASIC의 OR64 신호 타이밍 최적화를 통해 빈 트리거 비율이 약 17%에서 2–3%로 감소하였다.
• 빔 스트로브에서 떨어진 거리에 있는 ASIC나 배선 문제로 의심되는 채널 근처의 ASIC에서 재트리거 및 평면 이벤트 비율이 높게 나타났으며, 일부 경우 최대 40%에 이를 수 있었다.
• ASIC 메모리가 포화되는 신호와 다른 영역에서의 재트리거 발생 사이에 약 1.6 µs의 상관관계를 관찰하여 전원 공급기 기준선 왜곡이 원인임을 시사하였다.
• 가드링 없는 실리콘 웨이퍼와 스테일 디싱 기법을 적용하여 에지 간섭과 부가 신호 비율을 무시할 수준으로 감소시켰다.