[논문 리뷰] Discrete-Time Block Models for Transmission Line Channels: Static and Doubly Selective Cases

Stefano Galli, Anna Scaglione|arXiv (Cornell University)|2011. 09. 25.

Power Line Communications and Noise참고 문헌 22인용 수 15

한 줄 요약

이 논문은 전송선로( TL ) 채널을 위한 이산시간(DT) 블록 모델을 제안하며, 정적(LTI) 및 시간변동(LTV/LPTV) 파wer 라인 채널을 모두 정확하게 시간 도메인에서 표현할 수 있도록 한다. Lifting 및 Trailing Zeros(L&TZ) 기법을 적용하여 주파수 도메인의 ABCD 행렬을 시간 도메인 블록 구조로 매핑함으로써, PLC 시스템에서 채널 추정, 예코딩, 비트 로딩을 위한 직접적인 기수-출력 매핑을 가능하게 한다.

ABSTRACT

Most methodologies for modeling Transmission Line (TL) based channels define the input-output relationship in the frequency domain (FD) and handle the TL resorting to a two-port network (2PN) formalism. These techniques have not yet been formally mapped into a discrete-time (DT) block model, which is useful to simulate and estimate the channel response as well as to design optimal precoding strategies. TL methods also fall short when they are applied to Time Varying (TV) systems, such as the power line channel. The objective of this paper is to establish if and how one can introduce a DT block model for the Power Line Channel. We prove that it is possible to use Lifting and Trailing Zeros (L&TZ) techniques to derive a DT block model that maps the TL-based input-output description directly in the time domain (TD) block channel model. More specifically, we find an interesting relationship between the elements of an ABCD matrix, defined in the FD, and filtering kernels that allow an elegant representation of the channel in the TD. The same formalism is valid for both the Linear Time Invariant (LTI) and the Linear TV (LTV) cases, and bridges communications and signal processing methodologies with circuits and systems analysis tools.

연구 동기 및 목표

• 현재 주로 주파수 도메인에서만 모델링되고 있는 시간변동 전력선 채널을 위한 이산시간 블록 모델의 부재를 보완한다.
• 기존의 주파수 도메인 이중포트망(2PN) 모델링과 시간 도메인 신호 처리 방법론 사이의 격차를 메운다.
• 통합된 시간 도메인 표현을 제공함으로써 실용적인 시뮬레이션, 추정 및 예코딩 설계를 가능하게 한다.
• 전력선에서의 선형 주기적 시간변동(LPTV) 행동을 처리하지 못하는 기존 모델의 한계를 극복한다.
• 조절된 기수를 수신 신호와 직접 연결함으로써 최적의 예코더 및 비트 로딩 설계를 가능하게 한다.

제안 방법

• 주파수 도메인 ABCD 행렬을 시간 도메인 블록 표현으로 변환하기 위해 Lifting 및 Trailing Zeros(L&TZ) 기법을 사용한다.
• ABCD 행렬 요소에서 유도된 필터링 커널을 사용하여 시간 도메인 입력-출력 관계를 유도한다.
• Lifted 블록 행렬을 사용하여 연결된 시스템에 대한 재귀식을 구성함으로써 커널의 유한 지지도 보장한다.
• 채널 인과적 응답 추정을 위한 매치드 필터 기반 MMSE 커널 추정기 도입.
• 입력 신호에 꼬리 자투리 0을 적용함으로써 연결된 시스템에 대한 리프트된 체인 룰을 도입한다.
• 꼬리 자투리 0이 적용되었을 때 주파수 도메인 체인 룰의 구조를 유지하는 리프트된 블록 모델을 증명한다.

실험 결과

연구 질문

• RQ1 전송선로 채널에 대해 LTI 및 LTV/LPTV 경우를 모두 지원하는 공식적인 이산시간 블록 모델을 유도할 수 있는가?
• RQ2 푸리에 또는 라플라스 변환에 의존하지 않고 주파수 도메인 ABCD 행렬 형식을 시간 도메인 블록 구조로 매핑할 수 있는가?
• RQ3 꼬리 자투리 0이 적용되었을 때 이산시간 리프트 도메인에서 연결된 시스템의 체인 룰이 어떤 조건에서 성립하는가?
• RQ4 제안된 모델이 PLC 시스템에서 예코딩 및 비트 로딩과 같은 실용적 신호 처리 작업을 지원할 수 있는가?
• RQ5 시간변동 성격을 가진 전력선 채널이 블록 시간 도메인 프레임워크에서 정확하게 포착될 수 있는가?

주요 결과

• Lifting 및 Trailing Zeros 기법을 사용하여 TL 채널에 대한 이산시간 블록 모델이 성공적으로 유도되었으며, 이는 시간 도메인 시뮬레이션 및 추정을 가능하게 한다.
• 통합된 형식론을 통해 LTI 및 LTV/LPTV 경우를 모두 지원하며, 기존의 주파수 도메인 접근 방식을 초월한다.
• ABCD 행렬에서 유도된 필터링 커널은 유한 지지도를 가지며, 실용적인 구현 가능성을 보장한다.
• 꼬리 자투리 0이 적용되었을 때 리프트된 체인 룰이 성립하여 주파수 도메인 ABCD 행렬과 유사한 재귀적 시스템 조합이 가능하다.
• 제안된 모델는 직접적인 기수-출력 매핑을 가능하게 하여 최적의 예코더 및 비트 로딩 설계에 필수적이다.
• 시간 도메인에서 시간변동 채널 인과적 응답을 정확하게 추정하기 위해 MMSE 커널 추정기를 제안한다.