[논문 리뷰] Exploring a Double Full-Stack Communications-Enabled Architecture for Multi-Core Quantum Computers

Santiago Rodrigo, Sergi Abadal외 2명|arXiv (Cornell University)|2020. 09. 17.

Quantum Computing Algorithms and Architecture참고 문헌 71인용 수 5

한 줄 요약

이 논문은 스케일러블한 다코어 양자 컴퓨터를 구현하기 위해 양자 계산과 양자 통신을 통합한 듀얼 풀스택 아키텍처를 제안한다. 양자 레이어를 모델링하고 설계 공간 탐색(Design Space Exploration, DSE)을 사용함으로써, 큐비트 수가 임계값을 초과하고, 동역학 시간이 충분하며, 코어 내 지연 시간이 낮을 경우, 다코어 설계가 단일 코어 설계를 능가함을 입증한다. 여기서 핵심적 요소는 스케일러빌리티를 위한 차세대 양자 네트워크 온 칩(Quantum Network on Chip, QNoC)이다.

ABSTRACT

Being a very promising technology, with impressive advances in the recent years, it is still unclear how quantum computing will scale to satisfy the requirements of its most powerful applications. Although continued progress in the fabrication and control of qubits is required, quantum computing scalability will depend as well on a comprehensive architectural design considering a multi-core approach as an alternative to the traditional monolithic version, hence including a communications perspective. However, this goes beyond introducing mere interconnects. Rather, it implies consolidating the full communications stack in the quantum computer architecture. In this paper, we propose a double full-stack architecture encompassing quantum computation and quantum communications, which we use to address the monolithic versus multi-core question with a structured design methodology. For that, we revisit the different quantum computing layers to capture and model their essence by highlighting the open design variables and performance metrics. Using behavioral models and actual measurements from existing quantum computers, the results of simulations suggest that multi-core architectures may effectively unleash the full quantum computer potential.

연구 동기 및 목표

• 현재 단일 코어 양자 컴퓨터 설계가 수백 큐비트를 초월할 경우 어려움을 겪는 스케일러빌리티 한계를 해결한다.
• 풀스택 양자 통신을 갖춘 다코어 양자 아키텍처가 전통적인 단일 코어 설계보다 높은 성능과 스케일러빌리티를 제공할 수 있는지 조사한다.
• 설계 공간 탐색(Design Space Exploration, DSE)을 활용한 종합적 설계 방법론을 개발하여 양자 하드웨어 및 통신 구성 요소를 함께 최적화한다.
• 다코어 양자 시스템의 큐비트 기술, 네트워크 토폴로지, 통신 프로토콜 간의 핵심 성능 트레이드오프를 규명한다.
• 동역학 시간, 지연 시간, 오류율이 시스템 성능에 미치는 영향을 모델링하고 시뮬레이션함으로써 향후 양자 컴퓨터를 위한 설계 가이드라인을 수립한다.

제안 방법

• 물리적 큐비트에서 애플리케이션 논리에 이르기까지 모든 레이어에 걸쳐 양자 계산과 양자 통신을 통합한 듀얼 풀스택 계층 아키텍처를 제안한다.
• 실제 양자 하드웨어 측정치를 기반으로 한 행동 모델을 사용하여 양자 컴퓨팅 레이어(물리적, 논리적, 알고리즘적)와 통신 레이어(코어 내 및 코어 간)를 모델링한다.
• 큐비트 기술, 네트워크 토폴로지, 통신 프로토콜 간의 트레이드오프를 평가하기 위해 설계 공간 탐색(Design Space Exploration, DSE)을 적용한다.
• 정밀도, 동역학 시간, 지연 시간, 큐비트 속도와 같은 성능 지표를 통합된 성능 지표(Figure of Merit, FoM)로 통합하여 시스템 평가를 수행한다.
• 큐비트 수, 동역학 시간, 코어 내 지연 시간 등의 조건을 변화시켜 단일 코어 설계와 다코어 설계를 시뮬레이션을 통해 비교한다.
• QNoC 성능 평가를 위해 양자 텔레포테이션, 엔트레인지먼트 스위핑, 광학 스위칭 등의 통신 전용 모델을 통합한다.

실험 결과

연구 질문

• RQ1 풀스택 양자 통신을 갖춘 다코어 양자 컴퓨터 아키텍처가 스케일러빌리티와 성능 측면에서 단일 코어 설계를 능가할 수 있는가?
• RQ2 다코어 설계가 단일 코어 설계를 능가하는 데 결정적인 영향을 미치는 설계 변수(예: 큐비트 기술, 네트워크 토폴로지, 통신 지연 시간)는 무엇인가?
• RQ3 다코어 접근 방식이 단일 코어 접근 방식보다 유리해지는 조건(예: 큐비트 수, 동역학 시간, 지연 시간)은 무엇인가?
• RQ4 다양한 양자 통신 기술(예: 텔레포테이션, 광학 스위칭)이 다코어 양자 시스템의 성능과 스케일러빌리티에 미치는 영향은 어떠한가?
• RQ5 종합적인 DSE 분석을 통해 유도할 수 있는 설계 가이드라인은 무엇인가? 이를 통해 향후 대규모 응용을 위한 양자 컴퓨터 아키텍처를 최적화할 수 있는가?

주요 결과

• 큐비트 수가 임계값을 초과할 경우, 특히 동역학 시간 범위 (t_L, t_H) 내에 있고 코어 내 지연 시간이 L_max 이하일 경우, 다코어 양자 아키텍처가 단일 코어 설계를 능가한다.
• 양자 텔레포테이션과 고전적 제어 네트워크를 갖춘 양자 네트워크 온 칩(Quantum Network on Chip, QNoC)은 효율적인 코어 간 큐비트 이동과 조율을 가능하게 하여 대규모 시스템에서의 병목 현상을 줄인다.
• 코어 내 양자 네트워크에 대해 래티스 토폴로지가 다른 토폴로지보다 양자 텔레포테이션 기반 통신에서 더 낮은 지연 시간을 제공하는 것으로 밝혀졌다.
• 기존 큐비트 기술 중에서 초전도 큐비트는 코어 내 큐비트 스위핑에 더 높은 효율성을 보였고, 이온 트랩은 장거리 큐비트 이동에 더 적합한 것으로 나타났다.
• Bell-쌍 생성 및 라우팅를 위한 전용 프로토콜을 포함한 풀스택 통신 통합은 시스템 수준의 성능 향상과 스케일러빌리티를 크게 향상시켰다.
• 정확한 모델을 사용한 설계 공간 탐색(Design Space Exploration, DSE)은 최적의 구성 요소를 식별할 수 있게 하며, 예를 들어 고지연 환경에서는 기술 X를 선택하거나 특정 큐비트 제약 조건 하에서 오류율을 최소화하는 토폴로지를 선택하는 등의 최적화 전략을 도출할 수 있다.