[논문 리뷰] Optimizing Noisy-Intermediate Scale Quantum Circuits: A Block-Based Synthesis

Xin-Chuan Wu, Marc Davis외 2명|arXiv (Cornell University)|2020. 12. 17.

Quantum Computing Algorithms and Architecture참고 문헌 40인용 수 4

한 줄 요약

이 논문은 대규모 회로를 독립적인 블록으로 분할하고, 각 블록을 양자 합성 기법을 사용해 CNOT 게이트 수를 최소화하도록 재합성한 후 회로를 재조합하는 블록 기반 양자 회로 최적화 프레임워크 QGo를 소개한다. 산업용 컴파일러인 t|ket>와 비교해 평균 29.9% 감소(최대 50%)된 CNOT 수를 기록하며, 더 높은 정밀도와 60개 이상의 큐비트 회로로의 확장성을 향상시킨다.

ABSTRACT

The current phase of quantum computing is in the Noisy Intermediate-Scale Quantum (NISQ) era. On NISQ devices, two-qubit gates such as CNOTs are much noisier than single-qubit gates, so it is essential to minimize their count. Quantum circuit synthesis is a process of decomposing an arbitrary unitary into a sequence of quantum gates, and can be used as an optimization tool to produce shorter circuits to improve overall circuit fidelity. However, the time-to-solution of synthesis grows exponentially with the number of qubits. As a result, synthesis is intractable for circuits on a large qubit scale. In this paper, we propose a hierarchical, block-by-block optimization framework, QGo, for quantum circuit optimization. Our approach allows an exponential cost optimization to scale to large circuits. QGo uses a combination of partitioning and synthesis: 1) partition the circuit into a sequence of independent circuit blocks; 2) re-generate and optimize each block using quantum synthesis; and 3) re-compose the final circuit by stitching all the blocks together. We perform our analysis and show the fidelity improvements in three different regimes: small-size circuits on real devices, medium-size circuits on noise simulations, and large-size circuits on analytical models. Using a set of NISQ benchmarks, we show that QGo can reduce the number of CNOT gates by 29.9% on average and up to 50% when compared with industrial compilers such as t|ket>. When executed on the IBM Athens system, shorter depth leads to higher circuit fidelity. We also demonstrate the scalability of our QGo technique to optimize circuits of 60+ qubits. Our technique is the first demonstration of successfully employing and scaling synthesis in the compilation toolchain for large circuits. Overall, our approach is robust for direct incorporation in production compiler toolchains.

연구 동기 및 목표

• 대규모 NISQ 장치에서 양자 회로 합성의 지수적 비용을 해결하기 위해.
• 특히 CNOT과 같은 노이즈가 많은 두 큐비트 게이트의 수를 줄여 회로 정밀도를 향상시키기 위해.
• 관리하기 쉬운 독립적인 블록으로 분해함으로써 대규모 회로의 확장 가능한 최적화를 가능하게 하기 위해.
• 실제 NISQ 시대 양자 계산에서의 실용적 사용을 위해 컴파일러 툴체인에 합성 기법을 통합하기 위해.

제안 방법

• 구조적 및 기능적 기준에 기반해 입력 양자 회로를 독립적인 회로 블록의 시퀀스로 분할하기.
• 각 블록을 양자 회로 합성 기법을 사용해 재생성하고 CNOT 게이트 수를 최소화하도록 최적화하기.
• 기능적 동등성을 유지하면서 최적화된 블록들을 이어붙여 최종 회로를 재조합하기.
• 세 가지 영역에서 프레임워크를 적용하기: 실제 장치(IBM Athens), 노이즈 시뮬레이션, 확장성 분석을 위한 분석 모델.
• 지수적 비용의 합성 기법을 대규모 회로(60개 이상의 큐비트)에까지 확장하기 위해 계층적 최적화 활용하기.
• NISQ 회로 벤치마크 세트를 사용해 산업용 컴파일러인 t|ket>와의 비교를 통해 접근 방식을 검증하기.

실험 결과

연구 질문

• RQ1 전체 회로 합성의 지수적 비용에도 불구하고, 블록 기반 분해가 확장 가능한 양자 회로 최적화를 가능하게 할 수 있는가?
• RQ2 블록 수준의 합성 기법을 사용할 때, 회로 정밀도를 유지하면서 CNOT 게이트 수를 얼마나 줄일 수 있는가?
• RQ3 제안된 최적화 기법은 실제 하드웨어, 노이즈 시뮬레이션 회로, 대규모 분석 모델에서 어떻게 성능을 발휘하는가?
• RQ4 이 프레임워크는 산업적 사용을 위해 생산 컴파일러 툴체인에 효과적으로 통합될 수 있는가?

주요 결과

• QGo는 t|ket>와 비교해 NISQ 벤치마크 전반에서 평균 29.9%의 CNOT 게이트 수 감소를 기록했다.
• 일부 사례에서는 산업용 컴파일러 대비 최대 50%까지 CNOT 게이트 수가 감소했다.
• IBM Athens 시스템에서 QGo 최적화로 인해 더 짧아진 회로는 더 높은 측정 정밀도를 기록했다.
• 프레임워크는 60개 이상의 큐비트를 가진 회로 최적화에 성공적으로 확장되어 대규모 NISQ 응용의 가능성을 입증했다.
• QGo는 생산 컴파일러 툴체인에 양자 회로 합성 기법을 성공적으로 적용하고 확장한 최초의 기법이다.