[논문 리뷰] Quantum Circuit Designs for Gate-Model Quantum Computer Architectures.

László Gyöngyösi|arXiv (Cornell University)|2018. 03. 06.

Quantum Computing Algorithms and Architecture참고 문헌 20인용 수 5

한 줄 요약

이 논문은 게이트 모델 양자 컴퓨터에서 자동화된 양자 회로 설계를 위한 양자 트리플 앤날링 최소화(QTAM) 알고리즘을 제안한다. 이 알고리즘은 회로 깊이, 면적, 선 길이, 하미르토니안 복잡도 및 측정 오버헤드를 최소화한다. 이 방법은 하드웨어 연결성 제약 조건에 맞춘 다층 아키텍처를 사용하여 근접한 양자 장치에 대한 효율적인 컴파일링을 가능하게 한다.

ABSTRACT

The power of quantum computers makes it possible to solve difficult problems more efficiently than is possible with traditional computers. Gate-model quantum computers provide an experimentally implementable architecture for quantum circuit computations. Here, we demonstrate an automated method for designing quantum circuits for experimental gate-model quantum computers. We define the Quantum Triple Annealing Minimization (QTAM) algorithm, which provides an automated quantum circuit minimization on the physical layout (circuit depth and area), quantum wire length minimization of the quantum circuit, Hamiltonian minimization, and the minimization of the input size and output measurements. We define a multilayer structure for quantum circuit computations using the hardware restrictions on the connection topology of gate-model quantum computers. The results can be straightforwardly applied to near term gate-model quantum computers.

연구 동기 및 목표

• 근접한 게이트 모델 양자 컴퓨터에서 하드웨어 제약 조건으로 인해 효율적이지 못한 양자 회로 컴파일링 문제를 해결하기 위해.
• 회로 깊이, 면적 및 양자 선 길이를 포함한 물리적 자원 오버헤드를 줄이기 위해.
• 실험 실행 가능성 향상을 위해 하미르토니안 복잡도와 입력/출력 측정 횟수를 최소화하기 위해.
• 게이트 모델 양자 아키텍처의 물리적 큐비트 연결성에 부합하는 다층 회로 구조를 개발하기 위해.
• 현재의 양자 하드웨어에서 성능과 확장성을 향상시키기 위해 자동화되고 하드웨어 인식 가능한 양자 회로 설계를 가능하게 하기 위해.

제안 방법

• 양자 트리플 앤날링 최소화(QTAM) 알고리즘이 양자 회로 합성의 핵심 최적화 프레임워크로 도입된다.
• QTAM은 다목적 앤날링 과정을 통해 회로 깊이, 물리적 면적 및 양자 선 길이를 동시 최소화한다.
• 이 방법은 큐비트 연결성 토폴로지와 같은 하드웨어 특화 제약 조건을 회로 설계 과정에 통합한다.
• 게이트 모델 양자 컴퓨터 레이아웃과 호환되는 방식으로 계산을 구조화하기 위해 다층 양자 회로 아키텍처가 정의된다.
• 알고리즘은 하미르토니안 표현을 최적화하고 입력 크기와 출력 측정 횟수를 줄여 자원 효율성을 향상시킨다.
• 이 접근법은 실험적 게이트 모델 양자 프로세서의 물리적 제약 조건에 맞춰진 자동 컴파일링을 가능하게 하며, 이는 하드웨어에 맞는 최적의 회로를 생성한다.

실험 결과

연구 질문

• RQ1 물리적 큐비트 연결성을 고려하면서도 회로 깊이, 면적 및 선 길이를 자동으로 최소화할 수 있는 방법은 무엇인가?
• RQ2 하미르토니안 복잡도와 측정 오버헤드를 동시에 최소화할 수 있는 최적화 전략은 무엇인가?
• RQ3 게이트 모델 양자 컴퓨터의 하드웨어 토폴로지와 일치하는 다층 회로 구조는 어떻게 설계할 수 있는가?
• RQ4 자동화된 회로 합성은 근접한 양자 장치에서 자원 오버헤드를 어느 정도 줄일 수 있는가?
• RQ5 QTAM 알고리즘은 수동 조작 없이도 확장 가능하고 실험적으로 실행 가능한 양자 회로를 생성할 수 있는가?

주요 결과

• QTAM 알고리즘은 자동 최적화를 통해 회로 깊이와 물리적 면적을 성공적으로 줄여 자원 효율성을 향상시켰다.
• 양자 선 길이가 크게 최소화되어 실제 구현에서 디코herence 위험과 교차 간섭을 줄였다.
• 하미르토니안 복잡도가 감소하여 현재 하드웨어에서 양자 알고리즘의 구현을 단순화시켰다.
• 입력 및 출력 측정 횟수가 최소화되어 전체 회로 실행 시간과 오류 확률이 감소했다.
• 다층 아키텍처는 논리 회로를 물리적 큐비트 레이아웃에 효과적으로 매핑할 수 있게 하여 게이트 모델 양자 프로세서와의 호환성을 향상시켰다.
• 제안된 방법은 근접한 게이트 모델 양자 컴퓨터에 직접 적용 가능하며, 향상된 회로 컴파일링을 위한 실용적인 길을 제공한다.