[論文レビュー] An efficient quantum circuits optimizing scheme compared with QISKit

Xin Zhang, Hong Xiang+3 more|arXiv (Cornell University)|Jul 4, 2018

Quantum Computing Algorithms and Architecture参考文献 13被引用数 13

ひとこと要約

本論文では、物理的キュービット接続性に基づいてキュービットを動的に再割り当てし、SWAPゲートを挿入し、単一キュービット操作を統合することで、ゲート数とコンパイル時間を削減する量子回路最適化方式を提案する。QISKitと比較して、平均ゲート消費量を25.3%削減し、コンパイル時間を12.9%まで短縮しており、最良のケースでは5倍の高速化と63%のゲート削減を達成する。特に、非完全接続レイアウトにおける大規模で浅い回路に対して顕著な効果を示す。

ABSTRACT

Recently, the development of quantum chips has made great progress-- the number of qubits is increasing and the fidelity is getting higher. However, qubits of these chips are not always fully connected, which sets additional barriers for implementing quantum algorithms and programming quantum programs. In this paper, we introduce a general circuit optimizing scheme, which can efficiently adjust and optimize quantum circuits according to arbitrary given qubits' layout by adding additional quantum gates, exchanging qubits and merging single-qubit gates. Compared with the optimizing algorithm of IBM's QISKit, the quantum gates consumed by our scheme is 74.7%, and the execution time is only 12.9% on average.

研究の動機と目的

• 近い将来の量子ハードウェアにおける非完全接続キュービットレイアウトの課題に対処し、回路の深さとエラー率を増加させる要因を軽減する。
• キュービット接続性制約に起因する量子回路コンパイルのオーバーヘッドを低減する。
• 任意の物理的キュービットレイアウトに効率的に適合できる汎用的な最適化方式を開発する。
• QISKitなどの既存ツールと比較して、量子ゲート数とコンパイル時間を両方最小限に抑える。
• 現在のノイジィで中規模の量子（NISQ）デバイスにおけるコherency時間内での量子プログラム実行の信頼性と効率を向上させる。

提案手法

• 非隣接CNOT操作に必要なSWAPゲート数を最小限に抑えるために、量子レジスタ内のキュービットを動的に再割り当てする。
• 制限付きアーキテクチャ上で物理的に実現可能な非局所的エンタングル操作を実現するために、追加のCNOTおよびSWAPゲートを挿入する。
• 隣接する単一キュービットゲート（u1, u2, u3）を統合してより少ない同等のゲートにすることで、回路の深さを短縮するための貪欲な最適化を適用する。
• ゲートオーバーヘッドを最小化するための最適なキュービット順列の探索を、4層の解空間木を再帰的に探索することで行う。
• ゲート数とコンパイル時間の両方をバランスさせるコスト関数を採用し、低深さ・低オーバーヘッドの構成を優遇する。
• QISKitおよびOpenQASMとの相互運用性を確保するため、すべての最適化を普遍的ゲートセット {u1, u2, u3, CNOT} に基づくものとする。

実験結果

リサーチクエスチョン

• RQ1 非完全接続物理キュービットレイアウトにおいて、回路の深さを増加させることなく、量子回路を効率的に最適化する方法は何か？
• RQ2 QISKitの現在の最適化戦略と比較して、ゲート数とコンパイル時間をどの程度削減できるか？
• RQ3 線形、中心型、円形、最近接 neighbor レイアウトなどの異なる物理的レイアウトにおいて、提案手法の性能はどのように変化するか？
• RQ4 回路の深さとキュービット数が、本手法の最適化効率に与える影響は何か？
• RQ5 キュービット順列の貪欲な探索戦略は、計算コストを低く抑えつつ、近似的に最適な結果を達成できるか？

主な発見

• 提案手法は、QISKitの平均ゲート消費量の74.7%まで削減し、25.3%のゲート効率向上を示している。
• コンパイル時間はQISKitの平均の12.9%まで短縮され、回路最適化における顕著な高速化が実証された。
• キュービット数が多く、深さが小さい回路では、本手法はQISKitと比較して最大20倍の高速化と63%のゲート削減を達成している。
• 中心型レイアウトでは、本手法はQISKitの方法が要するゲートの49%、実行時間の5.8%しか使用しない。
• 線形型や中心型のような非完全接続レイアウトでは、本手法が元の回路に対して1.77–1.80倍のゲートコストに抑えられる一方、QISKitは2.01–3.68倍のゲートコストを要する。
• 深さの大きい回路では、貪欲な探索における局所最適解に陥るため性能が低下し、グローバル最適化または改善された選択基準の導入が求められる。