[논문 리뷰] Bounds to electron spin qubit variability for scalable CMOS architectures

Jesús D. Cifuentes, Tuomo Tanttu외 19명|arXiv (Cornell University)|2023. 03. 27.

Semiconductor materials and devices참고 문헌 66인용 수 4

한 줄 요약

이 논문은 원자 크기의 Si/SiO₂ 인터페이스 거칠기로 인한 실리콘 CMOS 아키텍처 내 전자 스핀 큐비트의 변동성을 조사하며, 12개의 장치에서의 실험과 원자 스케일 타이트-바인딩 및 경로 적분 몬테카를로 시뮬레이션을 융합한다. 이는 주요 큐비트 파rameter들 — 예를 들어 밸리 분리, g인자, 교환 결합 — 이 강건한 제어 방법과 결합될 경우 확장 가능한 양자 컴퓨팅에 내재된 허용 가능한 범위 내에서 유한한 변동성을 보임을 입증한다.

ABSTRACT

Spins of electrons in CMOS quantum dots combine exquisite quantum properties and scalable fabrication. In the age of quantum technology, however, the metrics that crowned Si/SiO2 as the microelectronics standard need to be reassessed with respect to their impact upon qubit performance. We chart the spin qubit variability due to the unavoidable atomic-scale roughness of the Si/SiO$_2$ interface, compiling experiments in 12 devices, and developing theoretical tools to analyse these results. Atomistic tight binding and path integral Monte Carlo methods are adapted for describing fluctuations in devices with millions of atoms by directly analysing their wavefunctions and electron paths instead of their energy spectra. We correlate the effect of roughness with the variability in qubit position, deformation, valley splitting, valley phase, spin-orbit coupling and exchange coupling. These variabilities are found to be bounded and lie within the tolerances for scalable architectures for quantum computing as long as robust control methods are incorporated.

연구 동기 및 목표

• CMOS 호환 아키텍처 내 전자 스핀 큐비트 성능에 대한 원자 스케일 Si/SiO₂ 인터페이스 거칠기의 영향을 정량화하는 것.
• 밸리 분리, g인자, 교환 결합과 같은 큐비트 파rameter의 변동성이 확장 가능한 큐비트 프로세서에 대해 허용 가능한 한계 내에 유지되는지 평가하는 것.
• 수백만 원자를 포함한 대규모 장치에서 전자 파동함수와 경로를 시뮬레이션하기 위해 원자 스케일 타이트-바인딩 및 경로 적분 몬테카를로 방법을 개발하고 적용하는 것.
• 게이트 전압을 통한 큐비트 파rameter 조정 가능성 평가 및 변동성 보정을 위한 전압 오프셋 이격도(VOD) 산정.
• 대규모 고정밀도 양자 컴퓨팅을 위해 강건한 제어 전략이 변동성을 효과적으로 관리할 수 있는지 확인하는 것.

제안 방법

• 실제 인터페이스 거칠기를 반영한 실리콘 큐비트 도트 내 전자 파동함수를 모델링하기 위해 원자 스케일 타이트-바인딩 시뮬레이션을 활용한다.
• 경로 통계 분석과 작용 최소화를 통해 교환 결합을 계산하기 위해 메트로폴리스 샘플링을 적용한 경로 적분 몬테카를로(PIMC) 방법을 적응한다.
• 3D 해밀토니안을 사용하여 효과 질량, 이중 큐비트 도트 포텐셜(VDQD), Si/SiO₂ 인터페이스 포텐셜을 포함하며, 거칠기를 모의하기 위해 단위 계단 함수 σ(z)를 도입한다.
• 전압 조정 시뮬레이션을 통해 주요 파rameter에 대한 dσ/dV를 추정하며, 체인 규칙 분해를 통해 상부 및 옆면 게이트 기여도를 통합한다.
• 각 큐비트 파arameter를 평균값으로 조정하기 위해 필요한 전압 범위를 정량화하기 위해 전압 오프셋 이격도(VOD) 지표를 도입한다.
• Comsol을 통한 DQD 포텐셜 데이터와 Figshare를 통한 코드 및 데이터를 활용하여 12개의 CMOS 스핀 큐비트 장치에서의 실험 데이터와 시뮬레이션을 검증한다.

실험 결과

연구 질문

• RQ1 Si/SiO₂의 원자 스케일 인터페이스 거칠기는 밸리 분리 및 g인자와 같은 주요 스핀 큐비트 파aram터의 변동성에 어떻게 영향을 미치는가?
• RQ2 실제 CMOS 아키텍처에서 교환 결합 및 스핀-오비트 결합의 변동성은 어느 정도로 제한되어 있는가?
• RQ3 큐비트 파aram터 변동성 보정을 위한 필요한 전압 조정이 게이트 제어의 한계 내에서 실현 가능한가?
• RQ4 인터페이스 거칠기와 그로 인한 밸리 위상 및 스핀-오비트 결합의 변동성 간의 관계는 어떠한가?
• RQ5 대규모 시스템에서 큐비트 파aram터 변동성 예측에 있어 원자 스케일 시뮬레이션과 경로 적분 몬테카를로 방법은 어떻게 비교되는가?

주요 결과

• 밸리 분리의 변동성은 전압 오프셋 이격도(VOD) 0.58 V로 제한되며, 이는 게이트 전압이 이 변동성을 보상할 수 있음을 시사한다.
• [110] 평면 내장 방향의 g인자 변동성은 VOD 9.1 V이며, [100] 방향은 오직 0.23 V로 나타나 강한 방향 의존성이 있음을 보여준다.
• 교환 결합의 변동성은 낮은 VOD 0.09 V를 보이며, 이는 확장 가능한 아키텍처에서의 제어 가능성이 매우 높음을 시사한다.
• 밸리 분리, g인자, 교환 결합의 변동성 모두 강건한 제어 방법과 조합될 경우 확장 가능한 양자 컴퓨팅에 내재된 허용 가능한 범위 내에 있다.
• 8000개의 시간 조각과 βℏ = 4 ps를 사용한 경로 적분 몬테카를로 시뮬레이션은 파artition 함수 내 ∆S를 통한 교환 에너지 추정에서 수렴성과 신뢰성을 보였다.
• 연구는 인터페이스 거칠기에도 불구하고 큐비트 파aram터의 변동성이 제한되고 제어 가능하며, CMOS 기반 스핀 큐비트 아키텍처의 확장 가능성을 뒷받침함을 확인했다.