[論文レビュー] Distributed Quantum Computing Utilizing Multiple Codes on Imperfect Hardware

Shota Nagayama|arXiv (Cornell University)|Apr 9, 2017

Quantum Computing Algorithms and Architecture参考文献 19被引用数 4

ひとこと要約

本学位論文は、不完全なハードウェア上で動作する分散型量子コンピュータアーキテクチャを提案する。このアーキテクチャは、量子CPUにサーフェスコードを、量子メモリに新規で空間効率の高いコードを統合している。異種のコンponents間の耐故障的接続を可能にするとともに、プロセス後処理によるチップ除外とエラー検出に基づくリソース管理により、静的損失に耐えうる。その結果、メモリ部では物理的キュービットを50%削減し、90%のキュービット収率でも実用的でスケーラブルな大規模量子計算が実現可能となる。

ABSTRACT

Quantum bits have technological imperfections. Additionally, the capacity of a component that can be implemented feasibly is limited. Therefore, distributed quantum computation is required to scale up quantum computers. This dissertation presents a new quantum computer architecture which takes into account imperfections, aimed to realize distributed computation by connecting quantum computers each of which consists of multiple quantum CPUs and memories. Quantum CPUs employ a quantum error correcting code which has faster logical gates and quantum memories employ a code which is superior in space resource requirements. This dissertation focuses on quantum error correcting codes, giving a practical, concrete method for tolerating static losses such as faulty devices for the surface code. Numerical simulation with practical assumptions showed that a yield of functional qubits of 90% is marginally capable of building large-scale systems, by culling the poorer 50% of lattices during post-fabrication testing. Yield 80% is not usable even when culling 90% of generated lattices. For internal connections in a quantum computer and for connections between quantum computers, this dissertation gives a fault-tolerant method that bridges heterogeneous quantum error correcting codes. Numerical simulation showed that the scheme, which discards any quantum state in which any error is detected, always achieves an adequate logical error rate regardless of physical error rates in exchange for increased resource consumption. This dissertation gives a new extension of the surface code suitable for memories. This code is shown to require fewer physical qubits to encode a logical qubit than conventional codes. This code achieves the reduction of 50% physical qubits per a logical qubit. Collectively, the elements to propose the distributed quantum computer architecture are brought together.

研究の動機と目的

• ハードウェアの不完全性と部品の容量制限という課題に直面しても、量子コンピュータのスケーリングを実現すること。
• 各部品の機能的役割に最適化された量子エラー訂正コードを用いて、専用の量子CPUおよびメモリコンポonentを設計すること。
• 異種のエラー訂正コードを用いた耐故障的相互接続を可能にし、分散型量子計算を実現すること。
• 現実的なハードウェアの不完全性下でのシステムスケール展開に際してのリソースオーバーヘッドと実現可能性の閾値を定量化すること。
• 従来のコードと比較して物理キュービット要件を50%削減できる新しいサーフェスコードの変種を、量子メモリ用に開発すること。

提案手法

• 高速な論理ゲート操作と高い論理ゲート精度を有するため、量子CPUにサーフェスコードを採用する。
• 物理キュービット数を1つの論理キュービットあたり50%削減できる、新しい変形に基づくサーフェスコード変種を導入する。
• クロスバー・スイッチとネットワークインターフェースカードを用いて、耐故障的で異種コード間の相互運用性を実現するコンponent間接続方式を実装する。
• プロセス後処理によるチップ除外を適用：収率が低い50%のチップを破棄することで、90%のキュービット収率を達成する。
• エラー検出に基づくリソース管理を採用：エラーが検出された任意の量子状態を破棄することで、物理的エラー率に依存しない論理的エラー率を維持する。
• 実用的な仮定に基づく数値シミュレーションを実施し、すべてのコンポーネントおよび接続部におけるリソース消費とエラー耐性を定量化する。

実験結果

リサーチクエスチョン

• RQ1 プロセス後処理によるチップ除外を用いる場合、スケーラブルで耐故障的な分散型量子コンピュータを構築するために必要な最小の機能的キュービット収率は何か？
• RQ2 異なる量子エラー訂正コードを用いた量子コンポーネントを、耐故障的な方法でどのように接続すれば、分散計算を可能にすることができるか？
• RQ3 異種コード接続部におけるエラー管理のリソースコストは何か？ また、エラー検出とエラー訂正のどちらの戦略がより効果的か？
• RQ4 量子メモリ用に、物理キュービットのオーバーヘッドを顕著に削減できる新しい量子エラー訂正コードを設計可能か？
• RQ5 静的損失（例：故障したキュービット）が、サーフェスコードに基づく量子システムの論理的エラー率とリソース消費に与える影響は何か？

主な発見

• プロセス後処理によるチップ除外を実施し、収率が50%以下のチップを破棄することで、90%のキュービット収率が、大規模量子システムを構築するのにわずかに十分である。
• 80%のキュービット収率では、90%のラティスを破棄しても実用的ではないことが判明し、実用的スケーラビリティの硬い閾値があることが示された。
• 提案されたエラー検出に基づくリソース管理方式は、物理的エラー率にかかわらず、一貫して適切な論理的エラー率を維持できるが、リソース消費が増加する。
• 新しい変形に基づくサーフェスコードは、従来のサーフェスコードと比較して、1つの論理キュービットを符号化するのに必要な物理キュービット数を50%削減できる。
• 耐故障的接続手法により、異なるエラー訂正コードを用いたコンポーネント間で信頼性の高い通信が可能となり、量子インターネットの基盤が構築された。
• 数値シミュレーションの結果、符号化前の純化と符号化後の選別純化を組み合わせることで、忠実度とリソースコストのバランスが改善され、有望な最適化パスが示唆された。