[论文解读] Optimization of CNOT circuits under topological constraints.
本文提出了一种在近似噪声中性量子（NISQ）设备的拓扑约束下优化可控非门（CNOT）电路综合的方法，通过使用辅助量子比特实现次二次方电路规模和线性深度。该方法在电路规模和深度优化方面优于现有最先进方法，尤其在网格结构和稀疏量子架构上表现更优，并在IBMQ设备上通过实验验证，显示出在噪声环境下更低的错误率。
CNOT circuit is the key gadget for entangling qubits in quantum computing systems. However, the qubit connectivity of noisy intermediate-scale quantum (NISQ) devices is constrained by their topological structures. To improve the performance of CNOT circuits on NISQ devices, we investigate the optimization of the size/depth of CNOT circuits under topological constraints. We firstly present a method that can optimize the size of any $n$-qubit CNOT circuit to less than $2n^2$ on any connected graph, which is optimal for sparsely connected structures. The simulation experiment shows that our method performs better than state-of-the-art results. Specifically, we present two detailed examples to illustrate the applicability of our algorithm. Furthermore, for the future device with a denser structure, we give a better optimization method that achieves $O(n^2/\log \delta)$ size on a graph with the minimum degree $\delta$, which is optimal on the regular graph. Secondly, for the grid structure, which is commonly used in current quantum devices, we demonstrate that the depth of any $n$-qubit CNOT circuit can be optimized to be linear in $n$ with certain ancillary qubits (ancillas). Our experimental results indicate this method has significant improvements compared with all of the existing methods. We further implement the two circuits commonly used in quantum variational algorithms and quantum chemistry on the 5-qubit IBMQ devices by leverage of our optimization algorithm, the experimental results show the optimized circuit has far less error when there exists noise compared to IBM mapping method.
研究动机与目标
- 为解决NISQ设备中受限的量子比特连通性问题，通过在拓扑约束下优化CNOT电路规模和深度。
- 开发一种方法，实现对稀疏连接量子架构的最优电路规模，特别地，在任意连通图上对任意n量子比特电路实现小于$2n^2$的规模。
- 通过在最小度为$\delta$的图上实现$O(n^2 / \log \delta)$的电路规模，提升密集结构中的电路效率，该结果对正则图是最优的。
- 利用辅助量子比特在网格结构设备上实现线性深度的CNOT电路，提升可扩展性和抗噪声能力。
- 在真实IBMQ设备上实验验证该方法，证明其在噪声条件下相比原生IBM映射策略可显著降低错误率。
提出的方法
- 提出一种电路优化框架，将任意$n$-量子比特CNOT电路重写为在任意连通图上规模小于$2n^2$，并利用拓扑约束实现优化。
- 提出一种新颖的分解技术，利用连通图的最小度$\delta$，在密集架构上实现$O(n^2 / \log \delta)$的电路规模。
- 利用辅助量子比特将网格结构量子设备的电路深度降低至$O(n)$，在保持电路功能的同时最小化深度。
- 设计一种系统化的映射策略，在尊重硬件连通性的同时最小化CNOT门数量和电路深度。
- 通过仿真和在5量子比特IBMQ设备上的真实设备实验，验证了在噪声条件下性能的提升。
- 将该方法应用于变分算法和量子化学中常见的两类量子电路，展示了其实际应用价值。
实验结果
研究问题
- RQ1在任意拓扑的连通量子架构上，CNOT电路规模是否可以优化至小于$2n^2$？
- RQ2在最小度为$\delta$的图上，是否可以实现$O(n^2 / \log \delta)$的电路规模，特别是对正则图？
- RQ3是否可以利用辅助量子比特将网格结构设备上CNOT电路的深度降低至$O(n)$？
- RQ4在噪声条件下，该优化方法与现有映射策略相比，错误率表现如何？
- RQ5在像IBMQ这样的真实NISQ设备上执行时，优化后的电路是否能保持高保真度？
主要发现
- 所提方法在任意连通图上对任意$n$-量子比特电路均实现了CNOT电路规模低于$2n^2$，这对稀疏连接结构是最优的。
- 对于最小度为$\delta$的密集图，该方法实现了$O(n^2 / \log \delta)$的电路规模，对正则图是最优的。
- 在网格结构设备上，该方法通过使用辅助量子比特实现了线性深度的CNOT电路，显著提升了深度可扩展性。
- 仿真结果表明，该方法在规模和深度优化方面均优于现有最先进方法。
- 在5量子比特IBMQ设备上的实验结果表明，优化后的电路在噪声条件下错误率显著低于原生IBM映射方法。
- 该方法在真实硬件上成功降低了量子变分算法和量子化学电路的实际实现中的错误率。
更好的研究，从现在开始
从阅读论文到最终审阅，大幅缩短您的研究时间。
无需绑定信用卡
本解读由 AI 生成，并经人工编辑审核。