[論文レビュー] Recent Advances in DRAM and Flash Memory Architectures

Onur Mutlu, Saugata Ghose+1 more|arXiv (Cornell University)|May 17, 2018

Advanced Data Storage Technologies参考文献 8被引用数 6

ひとこと要約

本論文は、DRAMおよびNANDフラッシュメモリアーキテクチャの包括的分析を提示し、レイテンシ、エネルギー、信頼性、寿命のボトル neck を解決するための新規で低コストのメカニズムを提案する。デバイスレベルの特性評価とアーキテクチャ的イノベーション—例えば、階層的で適応的かつ柔軟なレイテンシ DRAM設計、フラッシュ向けのエラー低減技術—を活用することで、高価なハードウェア変更なしに、性能、エネルギー効率、耐障害性が顕著に向上する。

ABSTRACT

This article features extended summaries and retrospectives of some of the recent research done by our group, SAFARI, on (1) understanding, characterizing, and modeling various critical properties of modern DRAM and NAND flash memory, the dominant memory and storage technologies, respectively; and (2) several new mechanisms we have proposed based on our observations from these analyses, characterization, and modeling, to tackle various key challenges in memory and storage scaling. In order to understand the sources of various bottlenecks of the dominant memory and storage technologies, these works perform rigorous studies of device-level and application-level behavior, using a combination of detailed simulation and experimental characterization of real memory and storage devices.

研究の動機と目的

• DRAMおよびフラッシュのスケーリングが停滞していることに起因する、現代のメモリおよびストレージシステムにおける性能、エネルギー、信頼性のボトル neck を解消すること。
• レイテンシの変動、RowHammer、保持エラー、リードドゥルブエラーなど、従来未知であったデバイスレベルの動作を同定および特性評価すること。
• デバイスの非均一性およびエラーパターンを活用して、システムレベルの性能および信頼性を向上させる低コストで低オーバーヘッドのアーキテクチャ的メカニズムを開発すること。
• Ramulator（シミュレータ）およびSoftMC（DRAM特性評価プラットフォーム）といった主要ツールをオープンソース化することで、今後の研究を促進すること。

提案手法

• FPGAベースのカスタムテストプラットフォームを用いて、実際のDRAMおよびNANDフラッシュデバイスの詳細な実験的特性評価を実施し、細かい制御と測定を可能にする。
• アプリケーションレベルおよびシステムレベルのシミュレーションを実施し、多様なワークロードにおけるボトル neck の特定と、アーキテクチャ的ソリューションの評価を実施する。
• 性能向上を実現しつつ、完全な低レイテンシDRAMのコストを回避するため、標準DRAM内に低レイテンシバッファを分離する「階層的レイテンシDRAM（TL-DRAM）」を提案する。
• 測定されたモジュールレベルのレイテンシ変動に基づいて、タイミングマージンを動的に縮小する「適応的レイテンシDRAM（AL-DRAM）」を導入する。
• DRAMモジュール内でのレイテンシ非均一性を活用し、メモリアクセスをより速いセルにルーティングする「柔軟なレイテンシDRAM（FLY-DRAM）」を開発する。
• 性能制約内でのエネルギー節約を実現するため、DRAMのレイテンシ、信頼性、供給電圧を動的にトレードオフする「Voltron」を設計する。

実験結果

リサーチクエスチョン

• RQ1 高価な専用メモリハードウェアに依存せずに、DRAMアクセスのレイテンシとエネルギー消費をどのように低減できるか？
• RQ2 DRAMモジュール間およびモジュール内でのレイテンシ変動の原因と特性は何か？ そして、それらを性能向上に活用する方法は？
• RQ3 NANDフラッシュメモリにおける保持エラーとリードドゥルブ効果がデータ信頼性に与える影響は何か？ また、それらを緩和または活用するメカニズムは？
• RQ4 NANDフラッシュのプログラミングアルゴリズムにセキュリティ脆弱性をもたらす可能性はあり、その対策は？
• RQ5 DRAMおよびフラッシュシステムにおけるアーキテクチャ的イノベーションは、将来の非ボラティールメモリ技術へ一般化可能か？

主な発見

• DRAMモジュールには、一部のセルが他のセルよりも顕著に高速であるなど、顕著なモジュール間およびモジュール内レイテンシ変動が存在し、知的なアクセスルーティングにより性能向上が可能である。
• RowHammer脆弱性は、攻撃的な行アクティベートパターンに起因し、ソフトウェアとハードウェアの共同設計によるメカニズムで緩和可能である。
• NANDフラッシュメモリは保持エラーとリードドゥルブ効果に苦しんでおり、これらは実行時メカニズムを用いてモデル化され、SSDの寿命を延長できる。
• NANDフラッシュにおける2段階プログラミングは、データ整合性の脆弱性を引き起こす可能性があり、本論文ではそのリスクを排除または低減するための3つのメカニズムを提案する。
• DRAMにおける動的電圧およびタイミングスケーリングにより、実験的検証に基づき、エネルギー消費を最大30％まで削減可能であり、性能損失は制限内に保たれる。
• オープンソース化されたRamulatorシミュレータおよびSoftMCプラットフォームは、研究コミュニティで広く再利用され、メモリおよびストレージシステム分野の後続研究を加速している。