[論文レビュー] Architecture for real time continuous sorting on large width data volume for fpga based applications

Rourab Paul, Suman Sau+1 more|arXiv (Cornell University)|Jun 7, 2012

Parallel Computing and Optimization Techniques参考文献 6被引用数 3

ひとこと要約

本稿では、修正されたカウントソートアルゴリズムを用いて、高幅のデータストリームをリアルタイムで連続的にソートするスケーラブルなFPGAベースのアーキテクチャを提示する。データを事前に保存せずにストリーム内での処理を可能にすることで、データ長にかかわらず定常時間でのソートを実現し、従来の手法と比較してリソース効率と性能に優れた結果を示した。Spartan 3E FPGA上で実装された。

ABSTRACT

In engineering applications sorting is an important and widely studied problem where execution speed and resources used for computation are of extreme importance, especially if we think about real time data processing. Most of the traditional sorting techniques compute the process after receiving all of the data and hence the process needs large amount of resources for data storage. So, suitable design strategy needs to be adopted if we wish to sort a large amount of data in real time, which essential means higher speed of process execution and utilization of fewer resources in most of the cases. This paper proposes a single chip scalable architecture based on Field Programmable Gate Array(FPGA), for a modified counting sort algorithm where data acquisition and sorting is being done in real time scenario. Our design promises to work efficiently, where data can be accepted in the run time scenario without any need of prior storage of data and also the execution speed of our algorithm is invariant to the length of the data stream. The proposed design is implemented and verified on Spartan 3E(XC3S500E-FG320) FPGA system. The results prove that our design is better in terms of some of the design parameters compared to the existing research works.

研究の動機と目的

• 従来のソーティング手法が全データをバッファリングする必要があるため、高スルーレートな工学的応用分野におけるリアルタイムソーティングの課題に対処する。
• 従来のソーティング手法におけるリソース非効率性を克服し、事前のデータ保存の必要性を排除する。
• 1枚のFPGAチップ上で、大幅なデータストリームを継続的・リアルタイムにソートすることを可能にする。
• データストリーム長に依存しない定常なソーティング速度を維持するスケーラブルなアーキテクチャを設計する。
• リアルタイム処理環境における埋め込みFPGAベースのシステムにおけるリソース使用量と実行速度を最適化する。

提案手法

• ストリーミングデータに特化した修正されたカウントソートアルゴリズムを提案し、全データの保存を回避する。
• 到着したデータを処理・ソートするハードウェアアーキテクチャを導入し、継続的な動作を可能にする。
• リアルタイムにソーティング論理を実装するために、1つのFPGA（Spartan 3E XC3S500E-FG320）を用いる。
• 高データ幅を効率的に処理するための並列処理構造を採用する。
• さまざまなデータストリーム幅に対応できるように、スケーラブルなアーキテクチャを設計する。
• 物理的FPGAプラットフォーム上での実装とテストを通じて、設計を検証する。

実験結果

リサーチクエスチョン

• RQ1 全データセットを処理前に保存せずに、リアルタイムソーティングをどのように達成できるか？
• RQ2 ストリーミングデータ上で継続的かつ低遅延でソーティングを実現するためのカウントソートへのアーキテクチャ的変更は何か？
• RQ3 FPGAベースの設計は、データストリーム長にかかわらず定常的なソーティング時間を維持できるか？
• RQ4 リソース使用量とスルーレートの観点から、既存のソリューションと比較して、提案アーキテクチャはどのように異なるか？
• RQ5 商用FPGAプラットフォーム上での設計の性能とスケーラビリティはいかがなっているか？

主な発見

• 提案されたアーキテクチャは、データストリーム長にかかわらず定常的なソーティング時間を達成しており、データ量の変動に依存しないことを示した。
• データバッファリングの必要性が排除され、真のリアルタイム処理が可能になった。
• Spartan 3E FPGA上での実装により、アーキテクチャの実現可能性と効率性が確認された。
• 既存のFPGAベースのソーティングソリューションと比較して、リソースの使用効率が向上した。
• スケーラブルであり、埋め込みリアルタイム応用分野における高幅データストリームに適している。