[論文レビュー] Depth-Optimal Quantum Circuit Placement for Arbitrary Topologies

Debjyoti Bhattacharjee, Anupam Chattopadhyay|arXiv (Cornell University)|Mar 24, 2017

Quantum Computing Algorithms and Architecture参考文献 24被引用数 28

ひとこと要約

この論文は、任意の量子ビットトポロジーにおける量子回路の深さ最適配置を実現する整数線形計画法（ILP）定式化を提案している。すべてのエンタングルゲートが最近隣の量子ビット間で作用することを保証する。量子ビットの入れ替えとゲートスケジューリングをILPとしてモデル化することで、最小の論理的深さを達成し、ブロック単位の最適化が柔軟に可能となり、深さに敏感な状況では、従来のスワップゲート最小化に特化した手法を上回る性能を発揮する。

ABSTRACT

A significant hurdle towards realization of practical and scalable quantum computing is to protect the quantum states from inherent noises during the computation. In physical implementation of quantum circuits, a long-distance interaction between two qubits is undesirable since, it can be interpreted as a noise. Therefore, multiple quantum technologies and quantum error correcting codes strongly require the interacting qubits to be arranged in a nearest neighbor (NN) fashion. The current literature on converting a given quantum circuit to an NN-arranged one mainly considered chained qubit topologies or Linear Nearest Neighbor (LNN) topology. However, practical quantum circuit realizations, such as Nuclear Magnetic Resonance (NMR), may not have an LNN topology. To address this gap, we consider an arbitrary qubit topology. We present an Integer Linear Programming (ILP) formulation for achieving minimal logical depth while guaranteeing the nearest neighbor arrangement between the interacting qubits. We substantiate our claim with studies on diverse network topologies and prominent quantum circuit benchmarks.

研究の動機と目的

• 線形最近隣（LNN）トポロジーを仮定する従来の量子回路マッピング技術には、NMRや格子型システムなどの実世界の量子アーキテクチャを反映していないというギャップがあるため、これを是正すること。
• 量子コherー二ンを保ちつつ、任意の量子回路を任意の物理的量子ビットトポロジーにマッピングする一般化されたフレームワークを構築すること。
• 最近隣制約下で最小の論理的深さを保証する最適解を整数線形計画法（ILP）を用いて定式化すること。
• 調整可能なブロックサイズを用いたブロック単位の最適化を可能とすることで、スケーラブルなマッピングを実現し、細粒度および粗粒度の計算を両立させること。

提案手法

• 最適解を求めるためのILPバージョンと、スケーラブルな制限付き解を求めるためのILPバージョンの2つを定式化する。
• 量子ビットの位置とゲート実行時刻を表す2値変数を用いて、量子ビットの入れ替えとゲートスケジューリングをモデル化する。
• トポロジーグラフにおける隣接量子ビット間でのみ2量子ビットゲートが作用するように制約を導入することで、最近隣の相互作用を強制する。
• ブロックサイズパラメータを用いることで柔軟な最適化を可能とし、問題をより小さな部分問題に分解することでスケーラビリティを向上させる。
• ゲート分解を行わず、RevLibの変更なしのベンチマーク回路を用いて性能を評価し、現実的なマッピング条件を保つ。
• 階層的最適化戦略を採用し、トポロジーグラフが物理的隣接関係を定義し、ILPが非隣接ゲートを量子ビットスワップを介して再スケジューリングすることを保証する。

実験結果

リサーチクエスチョン

• RQ1 ILPベースのアプローチは、LNN構造に限定されず、任意の量子ビットトポロジーにおいて深さ最適な量子回路配置を達成できるか？
• RQ2 従来のスワップゲート数最小化に特化した手法と比較して、提案手法のILP定式化は、論理的深さの観点でどのように異なるか？
• RQ3 ブロック単位の最適化は、近似的に最適な深さ性能を維持しつつ、どれほどスケーラビリティを向上させられるか？
• RQ4 本手法は、スクエア格子や分子構造などの非LNNトポロジーを含む多様な量子回路ベンチマークに効果的に適用可能か？
• RQ5 最適化プロセスにおけるブロックサイズの変更に伴う、解の品質と計算複雑性のトレードオフはいかほどか？

主な発見

• 提案されたILP定式化は、スクエア格子や分子配置を含む非LNN構造を含む、任意のトポロジーにマッピングされた量子回路に対して最小の論理的深さを達成した。
• 従来の手法がスワップゲート数の最小化に特化していたのに対し、本手法は深さ最小化において優れた性能を発揮した。
• ブロックサイズ4を用いたブロック単位の最適化は、解の品質と計算実行可能性の間で良好なバランスを実現し、より大きな回路のスケーラブルなマッピングを可能にした。
• fredkin_7.realやtoffoli_double_4.realなどのベンチマークでは、最適配置下でそれぞれ深さ1および3を達成し、高い効率性を示した。
• ILPの2種類のバージョンを用いることで、最適解と制限付き解の両方を提供し、利用可能な計算リソースに応じた柔軟な展開が可能となった。
• 従来の研究では深さデータが入手不可能であったが、本研究は深さの最小化が、特にフォールトトレラント量子計算において、別個で重要であるという目的であることを示した。