[論文レビュー] Linear Nearest Neighbor Synthesis of Reversible Circuits by Graph Partitioning

Amlan Chakrabarti, Susmita Sur‐Kolay+1 more|arXiv (Cornell University)|Dec 2, 2011

Quantum Computing Algorithms and Architecture参考文献 34被引用数 50

ひとこと要約

本稿では、線形近隣（LNN）可逆回路合成におけるSWAPゲート数を最小化するためのグラフ分割に基づく手法を提案する。単一および複数制御ゲートのキュービットインデックスの再順序付けにより、RevLibベンチマークにおいて平均46.6％のゲートコスト削減を達成し、従来のヒューリスティック手法を著しく上回る。

ABSTRACT

Linear Nearest Neighbor (LNN) synthesis in reversible circuits has emerged as an important issue in terms of technological implementation for quantum computation. The objective is to obtain a LNN architecture with minimum gate cost. As achieving optimal synthesis is a hard problem, heuristic methods have been proposed in recent literature. In this work we present a graph partitioning based approach for LNN synthesis with reduction in circuit cost. In particular, the number of SWAP gates required to convert a given gate-level quantum circuit to its equivalent LNN configuration is minimized. Our algorithm determines the reordering of indices of the qubit line(s) for both single control and multiple controlled gates. Experimental results for placing the target qubits of Multiple Controlled Toffoli (MCT) library of benchmark circuits show a significant reduction in gate count and quantum gate cost compared to those of related research works.

研究の動機と目的

• 非LNN可逆回路をLNN構成に変換するために必要なSWAPゲートの数を最小化すること。
• 単一制御および複数制御ゲートのためのキュービットライン再順序付けを最適化することで、可逆回路全体の量子コストを低減すること。
• RevLibライブラリのような標準的な可逆回路ベンチマークに適用可能なスケーラブルなヒューリスティックベースの合成手法を開発すること。
• グラフ分割を活用することで、ゲート数と回路複雑性を低減し、既存のLNN合成技術を凌駕すること。
• 非局所的ゲート相互作用を最小化することで、量子回路のより効率的なハードウェアマッピングを可能にすること。

提案手法

• 可逆回路をグラフとしてモデル化し、キュービットラインとゲートをノード、依存関係と接続性をエッジとして表現する。
• 相互作用頻度の高いキュービットを連続セグメントにグループ化するため、グラフ分割を適用し、長距離ゲート操作を最小化する。
• 制御キュービットとターゲットキュービットを隣接位置に持ってくるために必要なSWAPゲート数を減らすよう、キュービットインデックスを再順序付ける。
• 複数制御トフォリ（MCT）ゲートの場合、分割により最適なターゲットキュービット配置を特定し、SWAPオーバーヘッドを低減する。
• SWAPゲートをコスト3として割り当てた量子ゲートコストに基づくコスト指標を用い、分割と再順序付けの意思決定をガイドする。
• 回路を分解・再構成し、追加のゲートコストを最小限に抑えてLNN準拠形式に変換するため、反復的に手法を適用する。

実験結果

リサーチクエスチョン

• RQ1 グラフ分割は、可逆回路におけるLNN構成を達成するために必要なSWAPゲート数を効果的に削減できるか？
• RQ2 キュービット再順序付けは、LNN合成済み可逆回路における量子コストをどの程度低減できるか？
• RQ3 本手法は、LNN合成における既存のヒューリスティック手法と比較して、どの程度ゲートコスト削減が達成できるか？
• RQ4 本手法は、複数制御トフォリゲートを含む多様なベンチマーク回路において、効果的にスケーリング可能か？
• RQ5 グラフ分割手法は、SWAP最小化を越えて、他の可逆回路合成問題にも一般化可能か？

主な発見

• 提案手法は、先行研究と比較して、RevLibベンチマーク回路全体で平均46.6％の量子コスト削減を達成した。
• 4gt4-v0_80回路では、コストを153から81に削減し、47.7％の改善を達成した。
• 4gt5_75ベンチマークでは、ゲートコストを101から59に削減し、41.6％の削減を達成した。
• 特に複数制御トフォリゲートを含む回路、たとえば4gt12-v1_89や4gt13-v1_93において、SWAPゲート数が顕著に削減された。
• 5xp1_194回路では、コストを29,523から8,493に削減し、71.2％の改善を達成した。
• 9symml_195 や alu4_201 などの大規模回路を含む多様なベンチマークにおいて一貫したパフォーマンスを示し、複数のケースで50％を超えるコスト削減を達成した。