[論文レビュー] Efficient realization of quantum algorithms with qudits

A. S. Nikolaeva, Evgeniy O. Kiktenko+1 more|arXiv (Cornell University)|Nov 8, 2021

Quantum Computing Algorithms and Architecture参考文献 84被引用数 10

ひとこと要約

本稿では、プロセッサ固有のパラメータに依存するアプローチを用いて、量子ビットを量子トランジスタ（qudit）にマッピングすることで、量子トランジスタプロセッサ上で量子ビットベースの量子アルゴリズムを効率的に実装するトランスパイルベースの手法を提示している。この手法により、回路の深さと幅が削減され、6量子ビットの回路では、標準的な量子ビット実装における33個の2量子ビットゲートと比較して、たった6個の2量子トランジスタゲートで実現可能であることが示された。これは、量子トランジスタベースの量子計算におけるリソース効率の顕著な優位性を示している。

ABSTRACT

The development of a universal fault-tolerant quantum computer that can solve efficiently various difficult computational problems is an outstanding challenge for science and technology. In this work, we propose a technique for an efficient implementation of quantum algorithms with multilevel quantum systems (qudits). Our method uses a transpilation of a circuit in the standard qubit form, which depends on the parameters of a qudit-based processor, such as their number and the number of accessible levels. This approach provides a qubit-to-qudit mapping and comparison to a standard realization of quantum algorithms highlighting potential advantages of qudits. We provide an explicit scheme of transpiling qubit circuits into sequences of single-qudit and two-qudit gates taken from a particular universal set. We then illustrate our method by considering an example of an efficient implementation of a $6$-qubit quantum algorithm with qudits. We expect that our findings are of relevance for ongoing experiments with noisy intermediate-scale quantum devices that operate with information carrier allowing qudit encodings, such as trapped ions and neutral atoms as well as optical and solid-state systems.

研究の動機と目的

• 新興の量子トランジスタベースの量子プロセッサ上で、量子ビットベースの量子アルゴリズムを効率的に実現する課題に対処すること。
• 符号化の選択に応じてゲート数が増加する可能性がある、従来の量子ビットから量子トランジスタへのマッピング手法の限界を克服すること。
• 量子トランジスタプロセッサの物理的パラメータ（例えば、レベル数やゲートの忠実度）に特化したトランスパイルフレームワークの開発。
• 量子トランジスタを用いたノイジィな中規模量子（NISQ）デバイス上で、実用的な量子アルゴリズムの実装を可能にすること。
• 回路の幅と深さの観点から、量子トランジスタベースの計算が、標準的な量子ビットベースの実装に比べてどれほど優れているかを示すこと。

提案手法

• 量子トランジスタの数と利用可能なレベルに依存する、プロセッサ固有の量子ビットから量子トランジスタへのマッピング戦略を提案する。
• 標準的な量子ビット回路を、ユニバーサルゲートセットからの単一量子トランジスタおよび2量子トランジスタゲートのシーケンスにマッピングするトランスパイルアルゴリズムを設計する。
• アンシラ量子ビットの置き換えとレベルの活用を組み合わせたハイブリッドアプローチを用いて、一般化されたトフォリゲートやCZゲートのような多量子ビットゲートを分解する。
• 中間的分解のための2つの代替回路構造を実装する：1つは中央にタイプAおよびタイプCの量子トランジスタスイッチングを配置し、もう1つは対称性とゲート効率を向上させるために配置を変更したもの。
• 必要に応じて、分解中に位相補正手順を適用する。特に、特定の量子トランジスタタイプ（例：タイプBやタイプA）が不足している場合に有効である。
• 4つの4準位量子トランジスタを用いた6量子ビット回路の古典的エミュレーションを通じて、元の量子ビット回路との比較により、手法の妥当性を検証する。

実験結果

リサーチクエスチョン

• RQ1 トランスパイルベースの手法は、特定の量子ビット回路を量子トランジスタプロセッサ上で実装するために必要な2量子トランジスタ操作の数を削減できるか？
• RQ2 量子ビットから量子トランジスタへのマッピングの選択が、量子トランジスタベースの量子アルゴリズムにおける回路の深さと幅に与える影響は何か？
• RQ3 高レベルの量子トランジスタ（例：4準位）を多制御ゲートにおけるアンシラ量子ビットの代わりに使用することで、どのような影響があるか？
• RQ4 特定の量子トランジスタタイプ（例：タイプBが存在しない）が欠落している場合、分解戦略とゲート数にどのような影響を与えるか？
• RQ5 リソース効率の観点から、量子トランジスタベースのトランスパイルは、標準的な量子ビットベースの実装に比べてどの程度優れているか？

主な発見

• 6量子ビットのアルゴリズムに対するトランスパイル済み量子トランジスタ回路では、標準的な量子ビット実装の33個の2量子ビットゲートと比較して、たった6個の2量子トランジスタゲートで実現された。
• 量子トランジスタベースの実装により、回路の深さと幅が顕著に削減され、リソース効率の向上が実証された。
• 複数の量子トランジスタレベルと特化したゲートシーケンスを活用することで、多制御ゲート（例：CZ）の効率的分解が可能になった。
• 特定の量子トランジスタタイプ（例：タイプB）が欠落している場合、単一のマルチ量子トランジスタCZゲートを用いることで、最小限のオーバーヘッドで正しさを保ちながら戦略を適応可能にした。
• タイプAおよびタイプCの量子トランジスタ操作を再配置した代替回路構造は、ゲートの対称性を維持し、より優れたレイアウトの柔軟性を実現しながら、同等のゲート分解を可能にした。
• トランスパイル済み量子トランジスタ回路の古典的エミュレーションは、元の量子ビット回路の測定結果を正確に再現した。これにより、マッピングおよびトランスパイルプロセスの正しさが検証された。