[論文レビュー] Execution-Cache-Memory Performance Model: Introduction and Validation

Johannes Hofmann, Jan Eitzinger+1 more|arXiv (Cornell University)|Sep 10, 2015

Parallel Computing and Optimization Techniques参考文献 3被引用数 12

ひとこと要約

本論文は、Intel Xeon Haswell-EPにおけるアプリケーションの性能を、命令実行、キャッシュ、メモリアクセスの遅延をモデル化することで予測するシンプルな解析的フレームワーク、実行-キャッシュ-メモリ（ECM）性能モデルを導入および検証する。このモデルは、キャッシュ階層のトラフィック削減を考慮することで、非一時的ストアによる最大1.42×の高速化を正確に予測し、帯域幅のみを考慮する従来のモデルを上回る性能を示す。

ABSTRACT

This report serves two purposes: To introduce and validate the Execution-Cache-Memory (ECM) performance model and to provide a thorough analysis of current Intel processor architectures with a special emphasis on Intel Xeon Haswell-EP. The ECM model is a simple analytical performance model which focuses on basic architectural resources. The architectural analysis and model predictions are showcased and validated using a set of elementary microbenchmarks.

研究の動機と目的

• コアアーキテクチャリソース（実行、キャッシュ、メモリ）に焦点を当てたシンプルで解析的な性能モデルを導入すること。
• Intel Xeon Haswell-EPアーキテクチャ上でマイクロベンチマークを用いてECMモデルを検証すること。
• 非一時的ストアがRFOおよびライトアロケートトラフィックを回避することで、メモリ帯域幅の圧力を軽減し、性能を向上させるメカニズムを分析すること。
• 従来のルーフラインモデルがキャッシュ内データ転送コストを無視しているため、非一時的ストアによる性能向上を過小評価していることを示すこと。
• 開発者がボトルネックや最適化の機会を特定できる、実用的でアーキテクチャに配慮した性能モデリング手法を提供すること。

提案手法

• ECMモデルは、アプリケーションの性能を順次処理ステージに分解する：命令実行、L1からL2へのデータ転送、L2からL3へのデータ転送、L3からメモリへのデータ転送。
• 各ステージには、測定された帯域幅およびキャッシュ階層の挙動に基づいて、1キャッシュラインあたりのサイクル数（c/CL）で表される遅延コストが割り当てられる。
• モデルは測定された帯域幅およびキャッシュラインサイズを用いて転送時間を計算し、ライトアロケートおよびRFOのオーバーヘッドを組み込む。
• 非一時的ストアは、ライトアロケートおよびRFOトラフィックを削除することでモデル化され、転送回数および遅延が低減する。
• 予測は各ステージの遅延を合算することで得られ、{1|3|4|5|...}サイクルとして表され、最終的な性能はこれらのステージの合計として推定される。
• モデルの妥当性は、Streamやシューナウアー・トライアドなどのマイクロベンチマークにおけるECM予測と測定性能を比較することで検証される。

実験結果

リサーチクエスチョン

• RQ1 ECMモデルは、Haswell-EPにおける非一時的ストアによる性能向上をどの程度正確に予測できるか？
• RQ2 なぜ従来のルーフラインモデルは非一時的ストアによる性能向上を過小評価しているのか？
• RQ3 キャッシュ内データ転送（例：L1-L2、L2-L3）は、通常ストアと非一時的ストアの性能差にどの程度寄与しているか？
• RQ4 LFBやCoDモードなどのアーキテクチャ的特徴は、継続的メモリ帯域幅および性能にどのように影響するか？
• RQ5 キャッシュ階層のトラフィック低減およびRFOストリームの排除は、性能向上にどの程度寄与しているか？

主な発見

• StreamトライアドにおいてECMモデルは非一時的ストアによる1.42×の高速化を予測し、測定結果と正確に一致する。
• シューナウアー・トライアドにおいてECMモデルは非一時的ストアによる1.32×の高速化を予測し、測定結果と整合的である。
• 非一時的ストアによる性能向上は、帯域幅のみを考慮するモデルの予測を上回るが、これはキャッシュ内データ転送のオーバーヘッド低減によるものである。
• Haswell-EPは、特に非一時的ストアおよびCoDモードを有効にした場合、Sandy Bridge や Ivy Bridge よりも高い継続的メモリ帯域幅を達成する。
• RFOおよびライトアロケートトラフィックを排除することで、StreamトライアドにおけるL1-L2転送時間は5サイクルから4サイクルに、L2-L3は8サイクルから4サイクルに短縮される。
• モデルは、特に高いメモリ負荷下において、キャッシュからメモリへの転送遅延（例：4ラインで15.6 c/CL）が正確な性能予測に重要であることを示している。