[論文レビュー] Optimizing Noisy-Intermediate Scale Quantum Circuits: A Block-Based Synthesis

Xin-Chuan Wu, Marc Davis+2 more|arXiv (Cornell University)|Dec 17, 2020

Quantum Computing Algorithms and Architecture参考文献 40被引用数 4

ひとこと要約

本稿では、QGoを紹介する。QGoは、大規模な量子回路を独立したブロックに分割し、各ブロックを量子合成を用いてCNOTゲート数を最小化するように再合成し、再構成するブロックベースの量子回路最適化フレームワークである。t|ket>などの産業用コンパイラと比較して、平均で29.9％（最大50％）のCNOTゲート数削減を実現し、回路の忠実度と60量子ビット以上のスケーラビリティを向上させることができる。

ABSTRACT

The current phase of quantum computing is in the Noisy Intermediate-Scale Quantum (NISQ) era. On NISQ devices, two-qubit gates such as CNOTs are much noisier than single-qubit gates, so it is essential to minimize their count. Quantum circuit synthesis is a process of decomposing an arbitrary unitary into a sequence of quantum gates, and can be used as an optimization tool to produce shorter circuits to improve overall circuit fidelity. However, the time-to-solution of synthesis grows exponentially with the number of qubits. As a result, synthesis is intractable for circuits on a large qubit scale. In this paper, we propose a hierarchical, block-by-block optimization framework, QGo, for quantum circuit optimization. Our approach allows an exponential cost optimization to scale to large circuits. QGo uses a combination of partitioning and synthesis: 1) partition the circuit into a sequence of independent circuit blocks; 2) re-generate and optimize each block using quantum synthesis; and 3) re-compose the final circuit by stitching all the blocks together. We perform our analysis and show the fidelity improvements in three different regimes: small-size circuits on real devices, medium-size circuits on noise simulations, and large-size circuits on analytical models. Using a set of NISQ benchmarks, we show that QGo can reduce the number of CNOT gates by 29.9% on average and up to 50% when compared with industrial compilers such as t|ket>. When executed on the IBM Athens system, shorter depth leads to higher circuit fidelity. We also demonstrate the scalability of our QGo technique to optimize circuits of 60+ qubits. Our technique is the first demonstration of successfully employing and scaling synthesis in the compilation toolchain for large circuits. Overall, our approach is robust for direct incorporation in production compiler toolchains.

研究の動機と目的

• 大規模なNISQデバイスにおける量子回路合成の指数関数的コストに対処すること。
• 特にCNOTゲートのようなノイジーな2量子ビットゲート数を削減し、回路の忠実度を向上させること。
• 大規模な回路を管理可能で独立したブロックに分解することで、スケーラブルな最適化を可能にすること。
• 産業的用途におけるNISQ時代の量子コンputィングでの実用的利用を実現するため、合成を生産コンパイラツールチェインに統合すること。

提案手法

• 構造的および機能的基準に基づいて、入力量子回路を独立した回路ブロックの列に分割すること。
• CNOTゲート数を最小化するように、量子回路合成を用いて各ブロックを再生成・最適化すること。
• 機能的同等性を保持しながら、最適化されたブロックをつなぎ合わせることで最終的な回路を再構成すること。
• 実デバイス（IBM Athens）、ノイズシミュレーション、大規模なスケーラビリティのための解析的モデルの3つの状況でフレームワークを適用すること。
• 指数関数的コストの合成を大規模な回路（60量子ビット以上）にスケーリングするための階層的最適化を活用すること。
• NISQ回路のベンチマークスイートを用いて、t|ket>などの産業用コンパイラと比較してアプローチを検証すること。

実験結果

リサーチクエスチョン

• RQ1 全回路合成の指数関数的コストを考慮しても、ブロックベースの分解がスケーラブルな量子回路最適化を可能にするか。
• RQ2 ブロックレベルの合成を用いることで、回路の忠実度を維持したままCNOTゲート数をどの程度削減できるか。
• RQ3 提案された最適化は、実ハードウェア、ノイズシミュレート回路、大規模な解析的モデルでどの程度の性能を示すか。
• RQ4 フレームワークは産業的用途における生産コンパイラツールチェインに効果的に統合可能か。

主な発見

• QGoは、t|ket>と比較して、NISQベンチマーク全体で平均29.9％のCNOTゲート数削減を達成した。
• 一部のケースでは、産業用コンパイラと比較して最大50％のCNOTゲート数削減を達成した。
• IBM Athensシステムでは、QGo最適化による短い回路が、より高い測定忠実度を示した。
• 本フレームワークは、60量子ビット以上の回路を最適化するのに成功し、大規模なNISQ応用の実現可能性を示した。
• QGoは、生産コンパイラツールチェインに量子回路合成を効果的に適用・スケーリングした最初の技術である。