[論文レビュー] Quantum Simulation of Z2 Lattice Gauge theory with minimal resources

Reinis Irmejs, Mari Carmen Bañuls+1 more|arXiv (Cornell University)|Jun 17, 2022

Quantum Computing Algorithms and Architecture参考文献 36被引用数 5

ひとこと要約

本稿では、標準的エンコーディングと比較してqubit数を半分に削減するフェルミオン除去法を活用することで、NISQデバイス上での(2+1)Dフェルミオン的Z2格子ゲージ理論のリource効率の良い量子シミュレーションを提案する。この手法は、1リンクあたり17 CXゲートの回路深さを達成し、qubit数を半分に抑えながらも、同等の回路深さを維持する。さらに、変分Trotter化により回路深さをさらに削減でき、クォーク閉じ込めや強い相互作用に関連する量子場のダイナミクスのスケーラブルで符号問題のないシミュレーションが可能になる。

ABSTRACT

The quantum simulation of fermionic gauge field theories is one of the anticipated uses of quantum computers in the NISQ era. Recently work has been done to simulate properties of the fermionic Z2 gauge field theory in (1+1) D and the pure gauge theory in (2+1) D. In this work, we investigate various options for simulating the fermionic Z2 gauge field theory in (2+1) D. To simulate the theory on a NISQ device it is vital to minimize both the number of qubits used and the circuit depth. In this work we propose ways to optimize both criteria for simulating time dynamics. In particular, we develop a new way to simulate this theory on a quantum computer, with minimal qubit requirements. We provide a quantum circuit, simulating a single first order Trotter step, that minimizes the number of 2-qubit gates needed and gives comparable results to methods requiring more qubits. Furthermore, variational approaches are investigated that allow to further decrease the circuit depth.

研究の動機と目的

• NISQデバイス上での(2+1)Dフェルミオン的Z2格子ゲージ理論をシミュレートするためのqubit数および回路深さ要件を最小限に抑えること。
• Trotter化による時間発展演算におけるqubit数とゲート数のトレードオフを評価すること。
• フェルミオン除去法により、標準的Verstraete-Ciracエンコーディングの半分のqubit数でシミュレーションが可能であり、回路深さは同等を維持できることを示すこと。
• 変分量子アルゴリズム（特にパラメータ化された変分量子ダイナミクス（pVQD））を活用し、時間発展演算の回路深さをさらに削減すること。
• クォーク閉じ込めや強い相互作用に関連する量子場理論のスケーラブルで符号問題のないシミュレーションを可能にすること。

提案手法

• Zohar & Cirac (2018, 2019) が提唱したフェルミオン除去法を用い、フェルミオン自由度を直接ゲージ場自由度に写像することでqubit数を削減する。
• NISQハードウェアに最適化された、2-qubitゲート数を最小限に抑えた1つの1次Trotterステップ用の量子回路を設計する—1リンクあたり17 CXゲート。
• 標準的Verstraete-Cirac（VC）エンコーディングと比較し、1リンクあたり14 CXゲートを要するがqubit数は2倍必要となる。
• 特にパラメータ化された変分量子ダイナミクス（pVQD）を用いた変分量子アルゴリズムを実装し、時間発展演算のアーンサツパラメータを最適化することで回路深さをさらに削減する。
• 時間発展演算と基底状態の探索の両方で同じアーンサツを用いることで、VQE、QAOA、pVQDへの応用における柔軟性を実現する。
• 回路深さが系のサイズに依存しないことを保証し、将来的なスケーラブルなデバイスでの利用を可能にする。

実験結果

リサーチクエスチョン

• RQ1 フェルミオン的Z2格子ゲージ理論の(2+1)Dにおけるシミュレーションは、qubit数を大幅に削減しても回路深さの効率を損なわずに行えるか？
• RQ2 1つのTrotterステップにおいて、フェルミオン除去法は標準的VCエンコーディングと比較して、2-qubitゲート数とqubit使用量の点でどのように異なるか？
• RQ3 変分量子アルゴリズムは、この理論における時間発展演算のシミュレーションにおいて、どの程度回路深さを削減できるか？
• RQ4 1つのTrotterステップにおける回路深さは系のサイズに依存しないか？ これにより、スケーラブルなシミュレーションが可能か？
• RQ5 このアプローチにより、クォーク閉じ込めに関連する量子場理論の符号問題のないシミュレーションが可能か？

主な発見

• フェルミオン除去法により、Verstraete-Ciracエンコーディングと比較してqubit要件が50%削減され、純粋なゲージ理論と同等のqubit数で実現できる。
• 提案された回路は、1つの1次Trotterステップに対して1リンクあたり17 CXゲートを要し、VC法の14 CXゲート/リンクと同等の回路深さを達成する。
• qubit数を減らしても回路深さの性能は同等であるため、近い将来のNISQデバイスにおいて実用的である。
• pVQDによる変分Trotter化により、qubit数を増やさずに回路深さをさらに削減でき、低深さシミュレーションへの道筋が開かれる。
• 1つのTrotterステップの回路深さは系のサイズに依存しないため、より大きな格子でもスケーラブルなシミュレーションが可能である。
• 本手法は、(2+1)Dフェルミオン的ゲージ理論のシミュレーションに実用的でスケーラブルかつリソース最適化されたフレームワークを提供し、他のZN理論への応用も可能性を有する。