[論文レビュー] The readout supervisor firmware for controlling the upgraded LHCb detector and readout system

F. Alessio, P. Durante+1 more|arXiv (Cornell University)|Jun 22, 2018

Particle Detector Development and Performance参考文献 4被引用数 3

ひとこと要約

本論文では、40 MHzのバッチクロスティング動作を想定したLHCb検出器のアップグレード版読み出しシステムの同期および制御を目的としたVHDLファームウェアコア、Readout Supervisorを提示する。このコアは、正確なタイミング配布、イベント構築、およびキャリブレーションや異なる運用条件に対応可能な設定可能な制御を可能にし、LHCb実験の2019年アップグレードに向け、全読み出し部品を完全に同期させるリアルタイム論理を備えた完全設定可能なフレームワークを実現した。

ABSTRACT

In 2019, the LHCb experiment at CERN will undergo a major upgrade where its detector electronics and the entire readout system will be replaced. The goal is to read-out all events at the full LHC frequency of 40 MHz, reaching a total data rate of ~40 Tb/s. In this context, a new timing, trigger and readout control system has been developed: its main tasks are to distribute centrally the clock, the timing information and to synchronize all elements in the readout system: from the very last Front-End ASIC to the building of events to be stored. The heart of the timing and readout control system is a VHDL firmware core that is now finalized and currently in use in test-benches and test-beams by the upgraded sub-detectors, for their initial commissioning phase. Such firmware core is able to generate all necessary processes to keep the synchronization of all readout elements with the LHC bunch crossing as well as it is able to generate asynchronous commands for calibration or test purposes. It is also able to accommodate for specific recipes to handle varying running conditions, by using a generic and fully configurable approach. In this paper, the philosophy and the implementation behind such firmware are described in details, posing particular emphasis to the real-time logical processes that were developed in order to satisfy the requirements of synchronization and readout control of the upgraded LHCb detector.

研究の動機と目的

• アップグレードされたLHCb検出器が40 MHzで動作する際の、集中型のタイミング、トリガー、読み出し制御システムの開発を目的とする。
• LHCバッチクロスティングに完全に同期された、フロントエンドASICからイベントビルドャに至るまで全読み出し要素の正確な同期を確保することを目的とする。
• 多様な運用条件やテスト／キャリブレーションコマンドに対応可能な汎用的かつ完全に設定可能なファームウェアソリューションを提供することを目的とする。
• アップグレードされたLHCbシステムにおける全読み出しチェーンのリアルタイム制御と調整を可能にすることを目的とする。

提案手法

• タイミング、トリガー、読み出し調整の中心制御装置としてのVHDLファームウェアコアの実装。
• LHCバッチクロスティング（40 MHz）に完全に同期するためのリアルタイム論理プロセスの設計。
• 主タイミングストリームとは独立した非同期コマンド生成を用いたキャリブレーションおよびテスト手順の統合。
• 運用および試験状況の変化に適応可能な汎用的かつ完全に設定可能なアーキテクチャの使用。
• 初期サブ検出器の試験導入のため、ベンチテストおよびビームテスト環境でのファームウェアのデプロイと検証。
• 全読み出し部品へのクロックおよびタイミング信号の中央集約的配布により、グローバルな同期を確保すること。

実験結果

リサーチクエスチョン

• RQ1 1つのファームウェアコアが40 Tb/sのデータシステムにおいて、全読み出し部品を正確に同期できる仕組みは何か？
• RQ2 40 MHzでのイベント構築およびタイミング配布を管理するためのリアルタイム制御メカニズムは何か？
• RQ3 通常運用と非同期のキャリブレーション／テストコマンドの両方をサポートするには、ファームウェアにどのような仕組みが必要か？
• RQ4 LHCb読み出しシステムにおいて、多様な運用条件に完全に適合可能な設定可能性を実現するためのアーキテクチャ的原則は何か？

主な発見

• Readout Supervisorファームウェアは、40 MHzのLHCバッチクロスティングに完全に同期し、全レートでのデータ取得を可能にした。
• ファームウェアは、継続的な同期と、キャリブレーションおよび診断用の孤立した非同期コマンドの両方をサポートしている。
• 運用および試験状況の変化に適応可能な汎用的ファームウェアアーキテクチャにより、システム全体の完全な設定可能性が実現された。
• ファームウェアはベンチテストおよびビームテスト環境で検証され、LHCb検出器アップグレードに向けた準備が整っていることが確認された。
• クロック、タイミング、トリガー信号の全読み出しチェーンにわたる集中制御が実現された。