[論文レビュー] Trigger and Data Acquisition for hadron colliders at the Energy Frontier

W. H. Smith|arXiv (Cornell University)|Jul 2, 2013

Particle Detector Development and Performance参考文献 2被引用数 4

ひとこと要約

本論文は、エネルギー・フロンティアにおけるハドロン衝突加速器のトリガおよびデータ取得（DAQ）システムに対する重要なアップグレードを提案している。特に、高光度LHC（HL-LHC）を対象としており、入力40 MHz、出力100 kHzの衝突レート上昇に伴うレベル1トリガの性能劣化と、高い検出器占有率に起因するイベントサイズの増大に対処する。極限状態下でも効率性とデータスループットを維持するため、アーキテクチャ的およびアルゴリズム的改善を提案している。

ABSTRACT

The LHC trigger and data acquisition systems will need significant modifications to operate at the HL-LHC. Due to the increased occupancy of each crossing, Level-1 trigger systems would experience degraded performance of the LHC algorithms presently selecting up to 100 kHz of crossings from the LHC input rate of 40 MHz. The DAQ systems will experience larger event sizes due to greater occupancy and higher channel counts of new detectors. This paper summarizes findings and recommendations to upgrade the LHC experiments trigger and data acquisition systems for operation at the HL-HLC.

研究の動機と目的

• 増加する光度および衝突レート下でのLHCレベル1トリガシステムの性能劣化を解消すること。
• HL-LHCにおける検出器チャンネル数および占有率の増加に起因する増大するデータレートとより大きなイベントサイズを軽減すること。
• エネルギー・フロンティアにおける将来のハドロン衝突加速器運用に向け、トリガおよびDAQシステムのスケーラビリティと耐障害性を確保すること。
• データ取得効率と物理学感度を維持するための技術的推奨事項を提示すること。
• HL-LHCへの移行を支援するために、トリガおよびDAQシステム進化における主な課題と解決策を特定すること。

提案手法

• HL-LHC条件下でのボトルネックを特定するため、ベースライン条件下での現在のLHCトリガおよびDAQ性能を分析する。
• 40 MHz入力衝突レートがレベル1トリガの効率性およびアルゴリズムスループットに与える影響を評価する。
• 新規検出器設計におけるチャンネル数および占有率の増加に起因するイベントサイズのスケーリングを評価する。
• より高いデータレートを処理し、リアルタイム処理を維持できるよう、トリガおよびDAQシステムのアーキテクチャ的改善を提案する。
• 入力レートの増加にもかかわらず100 kHz出力トリガレートを維持できるよう、アルゴリズム的およびハードウェアレベルの最適化を推奨する。
• 実験チームからのフィードバックを統合し、システムアップグレードを検出器および物理学要件と整合させる。

実験結果

リサーチクエスチョン

• RQ1 LHCのレベル1トリガシステムは、40 MHz入力レートおよび増加する検出器占有率下で、どのようにして性能を維持できるか？
• RQ2 HL-LHCにおけるより大きなイベントサイズに対応するため、DAQシステムにどのようなアーキテクチャ的およびアルゴリズム的変更が必要か？
• RQ3 40 MHz入力衝突から100 kHz出力レートを維持できるよう、トリガおよびDAQシステムをどのように最適化できるか？
• RQ4 エネルギー・フロンティアにおけるトリガおよびDAQシステムのアップグレードに伴う主な技術的課題は何か？
• RQ5 HL-LHC条件下でシステムの信頼性とスケーラビリティを確保するための推奨事項は何か？

主な発見

• LHCのレベル1トリガシステムは、40 MHz入力レートおよび増加する占有率の影響で顕著な性能劣化を受ける。
• 現在のトリガアルゴリズムは、大幅なアップグレードがなければ、必要な100 kHz出力レートを維持できなくなると予測される。
• DAQシステムにおけるイベントサイズは、より高い検出器チャンネル数および占有率に起因して著しく増大すると予想される。
• 増加するデータレートに対応するため、DAQシステムには帯域幅の強化、バッファリング、リアルタイム処理能力の向上が不可欠である。
• HL-LHC運用に向けたスケーラビリティと信頼性を確保するため、システム全体のアーキテクチャ的変更が不可欠である。
• 推奨事項として、アルゴリズム最適化、ハードウェアのアップグレード、およびデータフロー管理の改善が、HL-LHCの要請を満たすために求められる。