[논문 리뷰] Balanced Modulation for Nonvolatile Memories

Hongchao Zhou, Anxiao Jiang외 2명|arXiv (Cornell University)|2012. 09. 04.

Advanced Memory and Neural ComputingEngineering참고 문헌 21인용 수 17

한 줄 요약

이 논문은 비휘발성 메모리에서 균형 조절을 제안한다. 이는 균형 잡힌 에러 수정 코드를 사용하여 데이터를 인코딩하고, 균형 잡힌 코드워드를 유지하기 위해 독서 임계치를 동적으로 조정함으로써 비대칭 오류를 최소화하는 실용적인 쓰기/읽기 방식이다. 저자는 낮은 부가 정보를 가진 높은 성능의 균형 잡힌 LDPC 코드의 효율적인 구성법을 도입하여, 셀 수준의 분포에 대한 사전 지식이 필요 없이 비트 오류율을 크게 감소시킨다.

ABSTRACT

This paper presents a practical writing/reading scheme in nonvolatile memories, called balanced modulation, for minimizing the asymmetric component of errors. The main idea is to encode data using a balanced error-correcting code. When reading information from a block, it adjusts the reading threshold such that the resulting word is also balanced or approximately balanced. Balanced modulation has suboptimal performance for any cell-level distribution and it can be easily implemented in the current systems of nonvolatile memories. Furthermore, we studied the construction of balanced error-correcting codes, in particular, balanced LDPC codes. It has very efficient encoding and decoding algorithms, and it is more efficient than prior construction of balanced error-correcting codes.

연구 동기 및 목표

• 플래시 메모리의 전하 누설이나 PCM의 결정화와 같은 셀 수준의 드리프트로 인한 비대칭 오류 문제를 해결하기 위해.
• 고정되거나 가정된 셀 수준 분포에 의존하지 않고 비대칭 오류를 최소화하는 실용적인 쓰기/읽기 방식을 설계하기 위해.
• 다중 레벨 셀 메모리에서 사용 가능한 효율적인 균형 잡힌 에러 수정 코드, 특히 균형 잡힌 LDPC 코드의 구성법을 개발하기 위해.
• 읽기 동작 중에 읽힌 단어가 균형 잡히거나 약간 균형 잡힌 상태가 되도록 동적으로 임계치를 조정할 수 있도록 하기 위해.
• 강력한 오류 수정 능력과 계산 효율성을 유지하면서도 균형 잡힌 코드 구성의 부가 정보를 줄이기 위해.

제안 방법

• 각 코드워드에 1과 0의 수가 동일한(또는 다중 레벨의 경우 균형 잡힌 기호를 가진) 균형 잡힌 에러 수정 코드를 사용하여 데이터를 인코딩하는 방식.
• 읽기 단어가 균형 잡히거나 약간 균형 잡힌 상태가 되도록 동적으로 독서 임계치를 조정하여 비대칭 오류 성분을 최소화하는 방식.
• 레벨을 그룹화하고 그룹 간 기호 수를 반복적으로 조정함으로써 비이진 알파벳에서 균형 잡힌 코드를 구성하기 위해 일반화된 쿠너 스타일 알고리즘을 사용하는 방식.
• 균형 조정 이동의 인덱스를 저장하기 위해 프리픽스 기반 방식을 적용하여 인코딩 변환을 역으로 복원함으로써 복호화를 가능하게 하는 방식.
• 기존의 구성법보다 부가 정보와 성능 면에서 뛰어난 효율적인 인코딩 및 복호화 알고리즘을 갖춘 균형 잡힌 LDPC 코드를 설계하는 방식.
• 다중 레벨 셀(MLC) 시스템에서 오류 수정을 지원하기 위해 부분 균형 코드에 패리티 체크 비트를 통합하는 방식.

실험 결과

연구 질문

• RQ1 셀 수준의 드리프트로 인한 비대칭 오류를 줄이기 위해, 기반의 전압 또는 저항 분포에 대한 지식이 필요 없이 실용적인 쓰기/읽기 방식을 설계할 수 있는가?
• RQ2 다중 레벨 셀 메모리에서 작동할 수 있도록 비이진 알파벳에 대해 균형 잡힌 코드를 효율적으로 구성할 수 있는가? 이때 부가 정보는 최소한이어야 한다.
• RQ3 균형 잡힌 코드워드에 기반한 동적 독서 임계치와 고정 임계치를 비교했을 때 이론적 및 실용적 성능 향상은 어느 정도인가?
• RQ4 낮은 인코딩/복호화 복잡도와 높은 오류 수정 능력을 갖춘 균형 잡힌 LDPC 코드를 어떻게 설계할 수 있는가?
• RQ5 비이진 알파벳에 대해 균형 잡힌 코드를 구성할 때, 부가 정보와 코드 효율성 사이의 상호 교환 관계는 어떠한가?

주요 결과

• 균형 조절은 균형 잡힌 코드워드에 기반한 동적 임계치 조정을 통해 비대칭 오류를 최소화함으로써 비트 오류율을 크게 감소시킨다.
• 제안된 방법은 어떤 셀 수준 분포에 대해서도 최적에 가까운 성능을 달성하여 다양한 메모리 조건에서 강건함을 입증한다.
• 균형 잡힌 LDPC 코드는 매우 효율적인 인코딩 및 복호화 알고리즘을 갖추었으며, 기존의 구성법보다 속도와 부가 정보 면에서 뛰어나다.
• 알파벳 크기 q=2에서 10까지의 범위에서 제안된 균형 잡힌 코드 구성의 부가 정보는 이상적인 완전 균형 코드의 최대 8.95배 이하이며, q가 증가함에 따라 비율이 느리게 증가한다.
• m이 클 경우 균형 조정 인덱스를 저장하기 위해 추가로 O(log m) 비트만 필요로 하여 낮은 오버헤드로 실용적인 구현이 가능하다.
• 이론적 분석을 통해 사전 정의된 레벨 그룹에 대해 정확한 균형을 달성할 수 있는 조정 이동 인덱스 i가 존재함을 증명하였으며, 이는 체계적인 코드 구축을 가능하게 한다.